TP1 : Portes Logiques

EXERCICE 1 :
1. Compléter la sortie x pour le chronogramme suivant :

2. Vrai ou faux : Peu importe combien il a des entrées, une porte ET produiront une sortie
à état haut pour une seule combinaison de niveaux d'entrée.

EXERCICE 2 :
1. Déterminer la sortie d’une porte NON-ET ayant des entrées représentées sur la figure
suivante :

2. On applique un inverseur à l’entrée A, donner la nouvelle sortie x.

3. Donner la sortie x si on applique un inverseur à l’entrée B.

EXERCICE 3 :
1. Donner l’expression de la sortie du schéma logique suivant :

2. Donner la nouvelle expression de la sortie si en remplaçant chaque porte Ou par une

porte Et, et chaque porte logique Et par une porte Ou.
3. Donner la table de vérité de cette nouvelle sortie.
EXERCICE 4 :
Simplifier les expressions suivantes en utilisant le théorème de Morgan :
̅̅̅̅̅̅̅̅̅̅̅̅̅̅
(a) ̅̅̅̅̅̅
̅ ̅ (d) ̅̅̅̅̅̅̅̅̅ (g) (̅̅̅̅̅̅̅̅̅ )

(b) ̅̅̅̅̅̅̅̅̅̅
̅ ̅ (e) ̅̅̅̅
̅̅ (h) ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅ ̅
̅̅̅̅̅̅̅̅
(c) ̅̅̅̅̅̅̅̅
̅̅̅̅ (f) ̅̅̅̅̅̅̅̅̅̅̅̅̅
̅ ̅ ̅ ̅̅̅̅̅̅
(i) ̅̅̅̅
EXERCICE 5 :
Dessiner la porte logique appropriée pour chaque opération donnée par a-b et c:
(a) une sortie à l’état haut se produit uniquement lorsque les trois entrées sont à l’état bas.
(b) une sortie à l’état bas se produit lorsque l'une des quatre entrées est à l’état bas.
(c) une sortie à l’état bas se produit uniquement lorsque les huit entrées sont à l’état haut.
EXERCICE 6 :
Redessiner les figures suivantes en utilisant les symboles d’IEEE/ANSI:
a)

b)