Memoria externa de date la MCS-51:

Are o capacitate de 256 de octeti

Este adresabila pe 16 biti

Poate fi citita la activarea semnalului /PSEN

Este accesibila daca linia /EA=0

Are o capacitate de 64 Kocteti

Memoria externa de date la MCS-51:

Poate fi doar citita

Poate fi adresata doar indirect

Este adresata cu P0 si P2

Poate fi adresata pe bancuri de 256 de octeti

Adresa provine din registrul DPTR

Magistrala de comanda

Are un numar de 16 linii

Are un numar de 8 linii

Permite comanda microprocesorului de catre utilizator

Stabileste momentul in care se realizeaza transferul datelor

Stabileste sensul de transfer al datelor

Magistrala de adrese

Este generata de logica de decodificare si selectie

Este bidirectionala

Este formata din linii comandate de microprocesor

Are un numar de linii egal cu magistrala de date

Stabileste dimensiunea spatiului de memorie adresabila

Caracteristici ale memoriei program la MCS-51:

Poate fi implementatata partial in interior, restul in exterior

Este implementata complet in exteriourul microcontrolerului

Are o capacitate de maxim 65536 octeti

Este implementata complet in interiorul microcontrolerului

Memoria program interna, daca exista, este accesibila daca linia /EA=0

Ce categorii de semnale nu se folosesc la memorie, dar se folosesc la dispozitivele de I/E?

Linii de intrerupere

Linii de selectie

Linii de legatura cu mediul exterior sistemului cu microprocesor

Linii de adresa

Linii de date

Registrul numarator de program al unui microprocesor

Este initializat cu 0 la resetarea microprocesorului

Poate fi modificat de anumite instructiuni

Contine adresa instructiunii urmatoare

Indica instructiunea care urmeaza sa se execute

De regula se decrementeaza dupa fiecare instructiune

O instructiune de transfer dintr-un port intr-un registru intern la MCS-51:

Citeste starea pinilor portului

Citeste starea registrului latch al portului

Sterge starea latch-ului portului

Scrie direct la pinii portului

Scrie in registrul latch al portului

Logica de decodificare si selectie:

Evita aparitia conflictelor pe magistrala de adrese

Selecteaza la un moment dat un singur dispozitiv de memorie sau de intrare-iesire

Selecteaza la un moment dat doua dispozitive

Utilizeaza ca intrari linii de adresa si de comanda

Evita aparitia conflictelor pe magistrala de date

Pentru ca un pin al unui port MCS-51 sa poata fi utilizat ca intrare

Pinii porturilor la MCS-51 nu pot fi folositi decat ca iesire

In latch-ul aferent pinului trebuie sa se afle un bit 0

In latch-ul aferent pinului trebuie sa se afle un bit 1

Nu trebuie schimbata starea latch-ului aferent dupa initializarea microcontrolerului

Nu conteaza valoare aflata in latchul aferent pinului

Care sunt caracteristicile arhitecturii von Neumann a unui sistem cu microprocesor?

O parte dintre instructiuni si o parte dintre date se afla intr-o memorie comuna

Nu exista spatii distincte de memorie pentru program si date

Exista cai separate de acces la instructiuni, respectiv la date

Exista o singura cale de acces la instructiuni si date

Toate instructiunile si datele se afla intr-o memorie comuna

O instructiune care citeste un port la MCS-51 si apoi scrie rezultatul in acelasi port

Citeste starea pinilor portului

Citeste starea registrului latch al portului

Scrie direct la pinii portului

Scrie in registrul latch al portului

Complementeaza stare latch-ului portului

Memoria internă de date la MCS-51

Are o capacitate de 64 Kocteti

Are adrese de 8 biti

Are o capacitate de 256 de octeti

Poate fi adresata integral atat direct, cat si indirect

Are adrese de 16 biti

Zona registrelor cu functii speciale la MCS-51

Poate fi adresata doar direct

Are o adresa de 16 biti

Contine porturi de I/E

Incepe la adresa 00h

Locatiile neutilizate pentru registre SFR pot fi folosite ca memorie pentru variabile

La MCS-51 se poate organiza memorie comuna (program+date)

Citirea din memoria comuna se face cu /RD x /PSEN

Scrierea se face cu linia P3.6

Citirea din memoria comuna se face cu /RD x ALE

Pentru o parte din spatiul de memorie externa

Pentru intreg spatiul de memorie externa

Memoria de date interna, zona inferioara, la MCS-51

Are o capacitate de 128 de octeti

Poate fi adresata doar direct

Poate fi adresata atat direct cat si indirect

Incepe la adresa 80h

Poate fi adresata doar indirect

Memoria de date interne, zona superioara, la MCS-51

Poate fi adresata doar indirect

Poate fi adresata atat direct, cat si indirect

Incepe la adresa 00h

Are o capacitate de 256 de octeti

Poate fi adresata doar direct

La initializarea microcontrolerelor MCS-51:

Registrele porturilor P0-P3 se incarca cu 00h

Semnalul RST trebuie mentinut activ cel putin 2 cicluri masina

Registrul PC se incarca cu 0000h

Registrul SP se incarca cu FFh

Semnalul RST trebuie mentinut activ cel mult 24 perioade de tact

Accesul la memoria program externa la MCS-51

Se realizeaza cu liniile porturilor P2(adresa sup) si P0(date, apoi adresa inf)

Se realizeaza cu liniile porturilor P2(adresa inf) si P0(adresa sup, apoi date)

Se realizeaza cu liniile porturilor P2(adresa sup) si P0(adresa inf, apoi date)

Se realizeaza cu liniile porturilor P0(adresa) si P2(date)

Se realizeaza cu liniile porturilor P2(date) si P0(adresa sup, apoi adresa inf)

Registrele interne R0-R7 la MCS-51

Sunt amplasate in memoria externa, la adresa din registrul DPTR

Sunt amplasate in memoria inferioara, incepand cu 80h

Sunt amplasate in memoria superioara, incepand cu 00h

Locatiile de memroie unde sunt amplasate depind de valoare registrului PSW

Sunt amplasate in zona SFR

Indicatorii de conditii ai unui microprocesor

Indica modul de executie al unei instructiuni de transfer

Sunt afectati de instructiuni aritmetice si logice

Sunt o componenta a starii interne a microprocesorului la un moment dat

Indica conditiile externe ale sistemului cu microprocesor

Pot influenta modul de executie a instructiunilor

Functia alternativa a porturilor P0 si P2 este

Sa formeze o magistrala de adrese si de date externa

Sa permita accesul la memoria program interna

Sa permita accesul la memoria de date externa

Sa conecteze microcontrolerul la memoria externa

Sa permita accesul la memoia de date interna

Un circuit de memorie cu 12 linii de adrese si 8 linii de date are o capacitate de

4096 de biti

4096 octeti

2Ko

2048 de octeti

4Kocteti

Intr-un sistem cu microprocesor cu arhitectura von Neumann pot avea loc urmatoarele tipuri de
transferuri de informatie(dintr-un singur pas)

Citire data din memorie sau port de intrare

Scriere data intr-un port de iesire

Citire instructiune din memorie simultan cu citire data dintr-un port de intrare

Transfer data direct din memorie intr-un port de iesire

Citire instructiune din memorie

Zona inferioara la MCS-51 contine

Adresa de bit 00h se refera la bitul cel mai putin semnificativ al octetului de la adresa 20h

4 bancuri de registre de cate 8 octeti fiecare

Un singur banc de registre de 32 de octeti, de la adresa 00h

4 bancuri de registre de cate 8 biti fiecare

Zona de memorie adresabila atat pe octet, cat si pe bit

Un circuit de memorie de 32 de Kocteti are

32 linii de date si 16 linii de adresa

15 linii de adresa si 8 linii de date

8 linii de adresa si 16 linii de date

16 linii de adresa si 1 linie de date

32 de linii de adresa si 8 linii de date

Intr-un sistem cu microprocesor cu arhitectura Harvard pot avea loc urmatoarele tipuri de transferuri
de informatie (dintr-un singur pas)

Transfer data direct din memorie intr-un port de iesire

Scriere instructiune simultan cu citire data din memorie

Citire instructiune simultan cu citire data din memorie

Scriere instructiune simultan cu citire data dintr-un port de intrare

Citire instructiune simultan cu scriere data intr-un port de iesire

Care sunt caracteristicile arhitecurii Harvard a unui sistem cu microprocesor?

Exista cai separate de acces la instructiuni, respectiv la date

Exista o singura cale de acces la instructiuni si date

Exista spatii discrete de memorie pentru program si date

O parte dintre instructiuni si o parte dintre date se afla intr-o memorie comuna

Toate instructiunile si datele se afla intr-o memorie comuna

Caracteristici ale modului de organizare a stivei la MCS-51

Este organizata in memoria externa de date

Registrul SP are 8 biti

Registrul SP indica adresa instructiunii care urmeaza sa fie executata

Creste in sensul descrescator al adreselor

Registrul SP indica adresa ultimei locatii ocupate din stiva

Microcontrolerele MCS-51 au arhitectura

Harvard

Harvard modificata

von Neumann

Dispozitivele de intrare-iesire asigura:

Primirea de date de la senzori;

Iesirea din rutina de tratare a intreruperii

Transmiterea de comenzi catre elementele de executie;

Intrarea in subrutina

Schimbul de informatii intre microsystem si utilizator;

Registrele interne de uz general ale unui microprocesor au rolul de a:

Creste viteza de executie a instructiunilor

Selecta regimul de lucru al microprocesorului

Memora temporar variabilele programului

Memora temporar adrese ale variabilelor programului

Detecta aparitia erorilor de transfer

O instructiune are 3 octeti: codul operatiei(opcod = A2h) și un operand pe 16 biti (A15Fh). Stiind ca
adresele locatiilor de memorie cresc de sus in jos, ordonati cei 3 octeti ai instructiunii conform amplasarii
lor corecte in memorie, stiind ca se foloseste conventia big endian pt amplasarea operanzilor mai mari
de 1 octet.

A1h

A2h

5Fh

R: A2, A1, 5F

Care dintre urmatoarele componente poate lipsi dintr-un sistem cu microprocesor

Memoria program

Magistrala de comanda

Unitate centrala de prelucrare

Controler de acces direct la memorie

Magistrala de date

Care dintre urmatoarele componente poate lipsi dintr-un sistem cu microprocesor

Ceas de garda

Memoria program

Unitate centrala de prelucrare

Magistrala de date

Magistrala de comanda

Registrele SFR care pot fi adresate pe bit:

Toate registrele SFR pot fi adresate pe bit

Sunt primele 16 registre, incepand cu adresa 20h

Sunt registrele SFR cu adrese pare

Sunt registrele SFR cu adrese multiplu de 8

Au adresa de octet egala numeric cu adresa celui mai putin semnificativ bit

Magistrala de date

Este utilizata de logica de adresare si selectie

Este unidirectionala

Are un numar de linii dublu fata de magistrala de adrese

Permite extragerea instrucțiunilor din memorie

Permite vehicularea datelor in sistem

Care dintre caracteristicile de mai jos apartine memoriei program

Contine variabilele programului

Contine rutinele de tratare a intreruperilor

Contine siruri si tabele constante

Contine codul sursa al instructiunilor executate

Este adresata de microprocesor

Care din caracteristicile de mai jos apartine memoriei de date:

Stocheaza rezultatele intermediare ale calculelor

Adresa locatiei este furnizata de numaratorul de program

Nu permite scrierea, ci doar cititea datelor

Pastreaza datele in absenta tensiunii de alimentare

Permite organizarea stivei

Un microprocesor este format din:

Registre si unitate aritmetica si logica

Unitate aritmetica si logica, registre si unitate de comanda

Unitate de intrare si unitate de iesire

Unitate de comanda si unitate de prelucrare

Registre si logica de decodificare si selectie

Variabilele booleene ale unui program la MCS-51:

Pot fi maximum 128

Pot fi amplasate in memroia interna superioara

Pot fi amplasate in zona SFR

Pot fi amplasate incepand cu adresa 20h, in memoria externa de date

Pot fi amplasate in memoria interna inferioara

Puneti in ordine etapele executiei unei instructiuni: 1. [Link]

Magistrala unui sistem cu microprocesor faciliteaza:

Dezasamblarea instructiunilor in cod masina

Realizarea operatiilor interne artimetice si logice

Asamblarea programului sursa

Dialogul dintre unitatea central si memorie;

Dialogul dintre unitatea central si dispozitivele de intrare-iesire;

Care dintre urmatoarele caracteristici sunt specific unui sistem cu microprocesor pentru conducerea
proceselor:

Utilizeaza periferice standard(monitor, tastatura, mouse)

Dispune de memorie comuna, de program si de date

Se adreseaza unui spectru larg de aplicatii

Lucreaza in conditii de mediu obisnuite

Foloseste un sistem de operare in timp real;

Un ciclu masina la MCS-51:

Are 12 perioade de tact si 6 stari masina

Permite executia celor mai multe instructiuni de 1 sau 2 octeti

Are 6 perioade de tact si 12 stari masina

Este suficient pentru executia completa a tuturor instructiunilor

Este utilizat pentru operatii intre registrele interne

O instructiune logica

Executa o operatie de tip AND, OR, XOR cu bitii aceleiasi locatii

Executa o operatie de tip AND, OR, XOR intre bitii de acelasi rang a doua locatii diferite

Nu afectează indicatorii de conditii

Executa o operatie de tip deplasare sau rotire cu bitii unui registru

Intr-o arhitectura orientata pe acumulator, acesta va retine rezultatul operatiei logice

Transferul I/E prin întreruperi:

Este mai eficient ca transferul DMA

Este mai putin eficient ca transferul programat I/E

Este necesară recunoaşterea sursei (dacă sunt mai multe)

Poate necesita dispozitive suplimentare;

Nu este necesara arbitrarea(chiar daca sunt mai multe)

Memoria nevolatilă din sistemele cu microprocesoare are următoarele caracteristici:

Nu-şi pierde conţinutul la resetare

Poate fi memorie RAM

Nu poate fi memorie FLASH

Este alimentata pe baterii

Nu-și pierde conținutul la deconectarea alimentării;

Scrierea datelor în memorie are următoarele caracteristici:

Se activeaza semnalul MEMW

Prima operatie: depunerea datei pe magistrala de date

Prima operatie: depunerea adresei pe magistrala de adrese

Poate fi memorie ROM

Se activeaza semnalul MEMR

Transferul I/E prin acces direct la memorie:

Necesita un controler DMA

Este mai eficient ca transferul I/E prin întreruperi

Are loc direct între memorie şi dispozitivul de I/E

Este mai putin eficient ca transferul programat

Se realizeaza prin intermediul microprocesorului

Care dintre următoarele afirmaţii este adevărată:

Un ciclu de tact e format in unul sau mai multe cicluri masina

Un ciclu instructiune are un singur ciclu masina

Un ciclu maşină e format din unul sau mai multe cicluri de tact;

Un ciclu instructiune are un singur ciclu de tact

Un ciclu masina e format din doua cicluri instructiune

Scrierea datelor într-un dispozitiv de ieşire are următoarele caracteristici:

Se activeaza semnalul IOW

Se activeaza semnalul IOR

Prima operatie: depunerea datei pe magistrala de date

Prima operaţie: depunerea adresei pe magistrala de adrese

Se poate utiliza semnalul MEMW.

Transferul programat I/E:

Necesita dispozitive suplimentare

Se realizeaza prin intreruperi

Se realizează prin program

Se realizeaza prin acces direct la memorie

Presupune interogarea stării dispozitivelor de I/E;

Citirea datelor din memorie are următoarele caracteristici:

Prima operatie: depunerea datei pe magistrala de adrese

Se activează semnalul MEMR

Nu poate fi memorie ROM

prima operaţie: depunerea adresei pe magistrala de adrese

Se activeaza semnalul MEMW

Harta memoriei este:

Schema logica a programului

Construita la momentul executiei programului

Traseu l urmat de fluzul de instructiuni la executie

Amplasarea circuitelor în spaţiul de adresare;

Continutul memoriei

Tabelul de adresare şi selecţie:

Este un tabel de date amplasat in memoria program

Este echivalent cu harta memoriei

Este lista de componente folosite in sistemul cu microprocesor

Permite deducerea expresiilor semnalelor de selecţie;

Este un tabel de date amplasat in memoria de date

Limbajul de asamblare:

Este un limbaj de nivel ridicat

Este un limbaj de nivel coborât

Este folosit pentru secvenţe critice din punctul de vedere al vitezei de execuţie şi al dimensiunii codului
generat;

Este un limbaj simbolic

Poate fi executat direct de catre microprocesor

O subrutină în limbaj de asamblare are următoarele caracteristici:

Nu poate fi folosită în absenţa memoriei RAM

Ocupă spaţiu în memorie o singură dată

Ocupa spatiu in memorie ori de cate ori e apelata

Poate primi parametrii pe stivă;

La intrarea in subrutina, in varful stivei se afla parametrii

Limbajul maşină:

Este reprezentat de codul sursa al programului

Nu poate fi executat de catre microprocesor

Este un limbaj de nivel ridicat

Este singurul limbaj recunoscut direct de microprocesor

Este un limbaj de programare uzual la nivelul utilizatorului

O subrutină în limbaj de asamblare are următoarele caracteristici:

Nu poate primi parametrii pe stiva

La intrarea în subrutină, în vârful stivei se află adresa de revenire

Poate primi parametrii în registre

Are un singur punct de intrare si unul singur de iesire

Poate avea mai multe puncte de intrare sau de ieşire

O instructiune de salt:

Se executa prin modificarea continutului registrului PC(program counter)

Nu schimba ordinea naturala de executie a instructiunilor (ordinea de amplasare a lor in memorie)

Poate fi conditionata de valoarea unui indicator de conditie

Modifica registrul SP (Stack Pointer)

Memoreaza valoarea anterioara a registrului PC in stiva

Transferul serial asincron al informatiei se realizeaza prin

Doi pini de date, unul de intrare si altul de iesire, pe care sunt depusi secvential in timp bitii unui sir de
octeti, delimitati de biti de START si de STOP

Transmisia si receptia de caractere formate din bit de START=1, 8 biti de date si un bit de STOP=0

Un singur pin de date, pe care sunt depusi secvential in timp bitii unui sir de octeti, fara biti de START si
de STOP

Un singur pin de iesire, pe care se depun secvential in timp bitii de date, sincronizat cu semnalul de tact
primit pe un pin de intrare

Transmisia si receptia de caractere formate din bit de START=0, 8 biti de date si un bit de STOP=1

Transferul serial sincron al informatiei se realizeaza prin

Un singur pin de date pe care sunt depusi scvential in timp bitii unui sir de octeti, fara biti de START si de
STOP

Portul paralel, bitii apar pe rand pe toti pinii portului, incepand cu pinul cel mai putin semnificativ

Portul paralel, bitii apar pe rand pe toti pinii portului, incepand cu pinul cel mai semnificativ

Un singur pin de date, pe care sunt depusi scvential in timp bitii unui sir de octeti, delimitati de bitii de
START si de STOP

? Un singur pin iesire, pe care se depun secvential in timp bitii de date, sincronizat cu semnalul de tact
primit pe un pin de intrare

O instructiune de apel:
Nu schimba odinea naturala de executie a instr

Modifica registrul SP

Nu poate fi conditionata de valoarea unui indicator de conditie

Se executa prin modificarea continutului registrului PC

Memoreaza valoarea anterioara a registrului PC in stiva

O instructiune de transfer:

Poate muta un octet dintr-o locatie sursa (reg, mem, port) intr-o locatie destinatie, iar in locatia sursa
ramane 0

Poate realiza transferul unui octet numai intre locatii de aceeasi dimensiune

Se poate realiza copierea unui octet dintr-o locatie sursa(reg, mem, port) in mai multe locatii destinatie
simultan

Se realizeaza numai prin intermediul unitatii aritmetice-logice (ALU)

Poate realiza copierea unui octet dintr-o locatie sursa(reg, mem, port) intr-o singura locatie destinatie

Ordonati de sus in jos etapele realizarii unei operatii de scriere intr-un port de iesire

Logica de decodificare si selectie activeaza semnalul de selectie a portului

Logica de decodificare si selectie dezactiveaza lini de selectie a portului

Microprocesorul activeaza semnalul de scriere in port

Microprocesorul depune adresa portului pe magistrala de adrese

Microprocesorul depune pe magitrala de date cuvantul de inscris in port

Microprocesorul inscrie cuvantul in port odata cu dezanctivarea semnalului de scriere

Microprocesorul trece liniile de date in starea de inalta impedanta

Ordonati de sus in jos etapele realizarii unei operatii de citire din memorie

1. Microprocesorul depune adresa pe magistrala de adrese

2. Logica de decodificare si selectie activeaza semnalul de selectie a dispozitivului de memorie

3. Microprocesorul activeaza semnalul de citire din memorie

4. Memorie depune pe magistrala de date cuvantul de la adresa indicata pe magistrala de adrese

5. Microprocesorul retine data odata cu dezactivarea semnaluluide citire

6. Magistrala de date trece in starea de inalta impedanta

7. Logica de decodificare si selectie dezactiveaza linia de selectie a dispozitivului de memorie

O instructiune are 3 octeti: codul operatiei(opcod = 3Ch) și un operand pe 16 biti (9AD4h). Stiind ca
adresele locatiilor de memorie cresc de sus in jos, ordonati cei 3 octeti ai instructiunii conform amplasarii
lor corecte in memorie, stiind ca se foloseste conventia little endian pt amplasarea operanzilor mai mari
de 1 octet.

9Ah

3Ch

D4h

R: 3C, D4, 9A

In memoria de date se stocheaza doua variabile de 16 biti: var1= 34CEh, var2=10. Stiind ca cele doua
variabile sun dispuse in memoria de date una dupa alta (mai intai var1, apoi var2, in sensul crescator al
adreselor) sa se ordoneze octetii de mai jos conform dispunerii in memorie a celor doua variabile, stiind
ca adresele cresc de sus in jos si ca se utilizeaza conventia big endian.

02h

56h

00h

01h

R: 02, 56, 01, 00

Unitatea aritmetica si logica a unui microprocesor are rolul de a:

Extrage din memoria program codul operatie al instructiunilor aritmetice si logice

Memora adresa de revenire in programul intrerupt

Decodifica instructiunile aritmetice si logice

Comanda starea indicatorilor de conditii

Efectua operatii aritmetice si logice

Aparitia unei cereri de intreruperi este data de:

[Link] intalnirea in program a unei instructiuni de apel la rutina de tratare a intreruperii

 B. La executia unei instructiuni RETI

[Link] este validata local

[Link] testarea flagurilor de generare a intreruperilor in fiecare ciclu masina

E. prin testarea flagurilor de validare a intreruperilor in fiecare ciclu

Mecanismul de intreruperi:

Permite tratarea evenimentelor de la dispozitivele de I/E

Permite tratarea evenimentelor fara testarea aparitiei lor prin program

Permite tratarea evenimentelor de la memorie

Permite intreruperea functionarii microcontrolerului

Permite tratarea evenimentelor prin testarea aparitiei lor in hardware

Intreruperile externe pot fi generate prin:

Un font descrescator aplocat pe pinul T0/1

Setarea prin program a flagului de intrerupere IE0. Indiferent daca intreruperile sunt active pe font sau
pe nivel

Setarea prin program a flagului de intreruperi IE0/1,daca intreruperile sunt active pe font

Un font descrescator aplicat pe pinul de intrerupere INT0/1

Un nivel coborat de tensiune aplicat pe pinul de intrerupe INT0/1

In memoria de date se stocheaza doua variabile de 16 biti: var1= 0256h, var2=256. Stiind ca cele doua
variabile sun dispuse in memoria de date una dupa alta (mai intai var1, apoi var2, in sensul crescator al
adreselor) sa se ordoneze octetii de mai jos conform dispunerii in memorie a celor doua variabile, stiind
ca adresele cresc de sus in jos si ca se utilizeaza conventia big endian.

CEh

00h

0Ah

34h

R: 34, CE, 00, 0A

Cand GATE este active pe nivel, decrementarare numaratorului unui canal al 8253 se face odata cu:

Frontal descrescator al CLK care urmeazaunui front crescator pe linie CLK in care GATE=1

La transferul paralel fara confirmare:

Sursa poate inscribe un nou octet la destinatie oricand

Destinatia afla cand a fost primit un nou octet

Un canal al dispozitivului 8253 poate fi oprit:

Pe nivelul 0 al semnalului pe linia GATE

Liniile RST de la microprocesorul 8085A au urmatoarele caracteristici:

la activarea lor se executa o instructiune RST interna

Modul de lucru cu prioritati cu rotire normal la 8259 are urmatoarele caracteristici:

Oricare din linii poate avea prioritate maxima la un moment dat

Dupa tratarea intreruperii pe linia IR6, linia de prioritate maxima este IR7

Care este cea mai eficienta solutie pentru numararea evenimentelor intr-un system cu microprocesor:

Numararea perioadelor unui semnal periodic cu ajutorul unui numaator extern

Citirea din zbor a valorii din numaratorul unui canal al circuitului 8253 se poate face fara erori:

Cu comanda de memorare, pentru constanta de 16 biti

Portul A al circuitului 8255A poate lucra:

In modul 0, ca iesire nesincronizata

Portul B al circuitului 8255A poate lucra:

In modul 0, ca intrare nesincronizata

In modul 1, ca intrare-iesire sincronizata

10. Rutina ed tratare a intreruperii pe o linie RST la microprocesorul 8085A are urmatoarele
caracteristici:

Poate fi amplasata oriunde in memorie

reface la iesire registrele salvata la intrare

11. Linia TRAP de la microprocesorul 8085A are urmatoarele caracteristici:

La activarea ei se executa o instructiune RST interna

Este o linie de intrerupere nemascabila

12. Circuitul 8255A are:

Trei porturi paralele de 8 biti

13. La initializare, un circuit 8259 slave trebuie sa primeasca informatii despre:

Codul liniei de la master la care este conectat

14. Linia INTR de la microprocesorul 8085A are urmatoarele caracteristici :

Este activa pe nivel ridicat

Intreruperile sunt acceptate in regim de asteptare

15. Un canal al dispozitivului 8253 are :

c) Un numarator cu decrementare de 16 biti

d) Un registru cu zavorare de 16 biti

e) Un registru care pastreaza constant de timp

16. Un controller de intreruperi are rolul de a :

b) Alege cea mai prioritara cerere active la un moment dat

c) Identifica sursa care a generat intreruperea

17. La acceptarea unei cereri de intreruperi pe una din liniile RST de la microprocesorul 8085A:

a) Este efectuat un salt la o adresa fixa

d) Urmatoarea instructiune este furnizata de solicitant

La transferul paralel cu confirmare simpla :

Sursa nu poate inscrie un nou octet la destinatie oricand doreste

Destinatia stie cand sursa a inscris un nou octet

Destinatia poate amana primirea unui nou octet pana cand este pregatita sa-l primeasca

La initializare, un circuit 8259 master trebuie sa primeasca informatii despre :

Daca o anumita linie are conectat sau nu un controller slave

PIC 8259A poate lucre ca :

Master, pentru a trata cel mult 8 linii de intrerupere

Slave, in sisteme cu cel mult 8 linii de intrerupere

Tabelul cu vectorii de tratare a intreruperilor la 8259A poate fi amplasata in memorie:

La o adresa multiplu de 32, pentru un interval de 8 octeti

La o adresa multiplu de 64, pentru un interval de 8 octeti

Intreruperile pe liniile RST de la microprocesorul 8085A sunt acceptate:

La sfarsitul unei instructiuni EI

Cand GATE este active pe front, decrementarare numaratorului unui canal al 8253 se face odata cu:

Orice front descrescator al semnalului pe linia CLK

Nivelul 1 al semnalului pe lina GATE

Modul de lucru cu prioritati cu rotire normal la 8259 are urmatoarele caracteristici:

Rutina de tratare pentru IR5 poate fi intrerupta de o cerere pe linia IR3

Linia IR0 este cea mai prioritara

Intreruperile pe linia INTR de la microprocesorul 8085A sunt inhibate :

Cu o instructiune DI
Curs 1

[Link] dintre urmatoarele component poate lipsi dintr-un system cu microprocesoare:

-ceas de garda;

[Link] dintre urmatoarele caracteristici sunt specific unui system cu microprocessor pentru conducerea
proceselor:

-foloseste un system de operare in timp real;

[Link] de comanda:

-stabileste sensul de transfer al datelor;

-stabileste momentul in care se realizeaza transferal;

[Link] de decodificare si selectie:

-selecteaza la un moment dat un singur dispozitiv de memories au de intrare-iesire;

-utilizeaza ca intrari linii de adresa si de comanda;

-evita aparitia conflictelor pe magistrala de date;

[Link] dintre caracteristicile de mai jos apartine memoriei program:

-este adresata de microprocessor;

-contine rutinele de tratare a intreruperilor;

-contine siruri sit abele constant;

[Link] de date:

-permite extragerea instructiunilor din memorie;

-permite vehicularea datelor in system;

[Link] de adrese:

-stabileste dimensiunea spatiului de memorie adresabila;

-este formata din linii comandate de microprocessor;

9.
Curs 2-3

[Link] la memorie în sistemele cu microprocesor 8085A are următoarele caracteristici:

-liniile de adresă şi date sunt multiplexate în timp, sunt necesare circuite suplimentare pentru generarea
magistralelor de adresă şi date ale sistemului;

2. Regimul de cedare de magistrală la microprocesorul 8085A are următoarele caracteristici:

-magistrala este cedată unui alt controller;

4. Iniţializarea microprocesorului 8085A de către semnalul RESET:

-șterge registrul PC;

5. Microprocesorul 8085A este un microprocesor:

-de 8 biţi, cu o magistrală de date de 8 biţi;

7. Citirea datelor dintr-un dispozitiv de intrare are următoarele caracteristici:

- se activează semnalul IOR, se poate utiliza semnalul MEMR;

8. Registrele de uz general B, C, D, E, H, L ale microrprocesorului 8085A au următoarele caracteristici:

-sunt registre de 8 biţi, pot fi utilizate în pereche;

9. Microprocesorul 8085A este format din:

- unitate aritmetică şi logică, registre şi unitate de comandă;

10. Registrul PC la 8085A are următoarele caracteristici:

- indică adresa instrucţiunii următoare;

11. 12. Unitatea de comandă a microprocesorului 8085A are rolul de a:

-recunoaşte şi decodifica instrucţiunile în cod maşină, stabili succesiunea ciclurilor maşină, sincroniza
funcţionarea microprocesorului cu semnalul de tact;

15. Operarea logică cu doi operanzi la 8085A se realizează:

- bit cu bit, între biţii de acelaşi rang ai celor doi operanzi;

17. Registrul acumulator la 8085A are următoarele caracteristici:

-este un registru de 8 biţi, este cel mai frecvent utilizat registru intern;

18. Registrele interne ale microprocesorului 8085A au rolul de a:

-memora temporar variabilele programului, memora temporar adrese ale variabilelor programului,
creşte eficienţa execuţiei instrucţiunilor;

20. Stiva la microprocesorul 8085A are următoarele caracteristici:

-este o structură LIFO (Last In, First Out);

21. Operarea aritmetică nativă la 8085A se realizează:

-ca numere întregi fără semn;

22. Unitatea aritmetică şi logică a microprocesorului 8085A are rolul de a:

- efectua operaţii aritmetice şi logice, comanda indicatorii de condiţii;

24. Regimul de oprire la microprocesorul 8085A are următoarele caracteristici:

-se poate ieşi printr-o cerere de întrerupere validă, se conservă starea internă a microprocesorului, se
poate ieşi printr-o resetare a microcontrolerului;

26. Regimul de funcţionare normală la microprocesorul 8085A are următoarele caracteristici:

-se intră în acest regim la resetarea microprocesorului;

27. Regimul de aşteptare la microprocesorul 8085A are următoarele caracteristici:

-nu se acceptă cereri de cedare de magistrală;

28. Care dintre următoarele afirmaţii privind indicatorii de condiţii ai microprocesorului 8085A sunt
adevărate?

-CY=0 indică absenţa un transport sau împrumut, Z=1 indică un rezultat nul, AC=1 indică prezenţa unui
transport / împrumut între digiţi, P=0 indică un rezultat pozitiv;

29. Cuvântul de stare al programului (PSW) la 8085A este format din:

- indicatori de condiţii şi acumulator, flaguri şi accumulator;

30. Registrul SP la 8085A are următoarele caracteristici:

-indică adresa ultimei locaţii ocupate din stivă;

31. Regimul de întreruperi la microprocesorul 8085A are următoarele caracteristici:

- se execută o instrucţiune de apel la o adresă fixată sau o instrucţiune furnizată de solicitantul

Intreruperii;

Curs 4

1. Instrucţiunile de revenire la microprocesorul 8085A au următoarele caracteristici:

-pot fi condiţionate de starea flagurilor, încarcă PC cu valoarea din vârful stivei, modifică valoarea
registrului SP;

2. Instrucţiunile de apel la microprocesorul 8085A au următoarele caracteristici:

-salvează adresa de revenire în vârful stivei, modifică valoarea registrului SP;

3. Modul de adresare imediată la microprocesorului 8085A are următoarele caracteristici:

-operandul este amplasat după opcod;

4. Instrucţiunile logice la microprocesorul 8085A au următoarele caracteristici:

-efectuează operaţii booleene bit cu bit, pe ranguri, afectează indicatorii de condiţii;

5. Următoarele instrucţiuni folosesc (şi) modul de adresare indirectă la microprocesorul 8085A:

-LDAX B, MVI M, 0, MOV M, A;

6. Următoarele instrucţiuni folosesc (şi) modul de adresare imediată la microprocesorul 8085A:

-MVI M, 0, MVI A, 0Dh, ANI 0Fh;

8. Modul de adresare implicită la microprocesorului 8085A are următoarele caracteristici:

-codul registrului folosit implicit este conţinut de opcod, impune restricţii în programare, presupune
utilizarea unui singur registru pentru o anumită operaţie;

9. Instrucţiunile microprocesorului 8085A pot avea următorul format:

-un octet pentru opcod, urmat de doi octeţi de date sau adresă;

10. Modul de adresare indirectă la microprocesorul 8085A are următoarele caracteristici:

-operandul se află într-o locaţie de memorie, operandul se află într-o locaţie de memorie, la adresa
conţinută de un registru pereche;

11. Instrucţiunile de salt la microprocesorul 8085A au următoarele caracteristici:

-modifică valoarea registrului PC;

12. Instrucţiunile de transfer la microprocesorul 8085A au următoarele caracteristici:

-pot transfera data între două registre, pot transfera data între un registru şi memorie;

13. Următoarele instrucţiuni folosesc (şi) modul de adresare indirectă la microprocesorul 8085A:

-LDAX B, MVI M, 0, MOV M, A;

14. Următoarele instrucţiuni folosesc (şi) modul de adresare directă la microprocesorul 8085A:

-LHLD imediat, STA 8000h;

17. Următoarele instrucţiuni folosesc (şi) modul de adresare implicită la microprocesorului 8085A:

-STC, ADD B, LDA valoare, DAD D;

18. Următoarele instrucţiuni folosesc (şi) modul de adresare la registru la microprocesorul 8085A:

-MVI A, 0, MOV M, D, ADD B, DAD D;

19. Modul de adresare la registru la microprocesorului 8085A are următoarele caracteristici:

-permite realizarea aceleiaşi operaţii cu mai multe register;

20. Modul de adresare directă la microprocesorul 8085A are următoarele caracteristici:

-operandul se află într-un port, operandul se află într-o locaţie de memorie, adresa operandului este
amplasată după opcod;

22. Instrucţiunile aritmetice la microprocesorul 8085A au următoarele caracteristici:

-efectuează operaţii de adunare şi scădere numere întregi, operaţiile pe 8 biţi folosesc implicit
acumulatorul , efectuează operaţii de incrementare şi decrementare