Lucrarea practică Nr.

Tema: sinteză registrelor.

Scopul lucrării: studierea registrelor şi metodelor lor de proiectare.

Consideraţii teoretice

Registrele se includ în categoria schemelor logice secvenţiale şi sînt destinate

pentru memorarea şi procesarea cuvintelor binare.
Circuitele logice secvenţiale sînt caracterizate de faptul că, la un moment dat,
vectorul de ieşire depinde atît de semnalele de intrare din acel moment (ignorînd
timpul de propagare), cît şi de semnalele de intrare aplicate la n momente anterioare.
Această dependenţă se datorează prezenţei în circuite a unor elemente de memorie,
care prezintă mai multe stări logice stabile, comandate prin intrări, şi participă la
formarea semnalelor de ieşire. Rezultă că un circuit logic secvenţial conţine o schemă
combinaţională completată cu o structură de memorare.
La nivel de bit suportul fizic pentru memorare este circuitul basculant bistabil.
Primul ca ordine a apariţiei şi cel mai simplu este circuitul bistabil de tip RS.
Funcţionarea acestuia este descrisă de funcţia logică

Qt 1  R ( S  Qt ), (9.1)
cu condiţia
RS  0, (9.2)
în care Qt - ieşirea în stare iniţială; Qt 1 - ieşirea după aplicarea unei comenzi; S şi
R – intrările pentru comanda (semnalul) de setare, adică de poziţionare a circuitului
în starea unu logic, respectiv comanda de resetare, adică de poziţionare în starea zero
logic.
În foarte multe aplicaţii este utilizat bistabilul RS sincron (fig. 9.1). Porţile
logice 1 şi 2 formează bistabilul propriu-zis, iar porţile 3 şi 4 realizează sincronizarea
cu un semnal de ceas, CLK. Acest semnal activează intrările de comandă numai cînd
se află în stare logică 1, inhibîndu-le pe durata cît se află în stare logică 0.

3
1
S Q
& &
S T
CLK
C
4 2 Q
R &
&
R

24
b)
Fig. 9.1. Circuitul bistabil RS sincron: a – schema logică; b – simbolul.

Pornind de la bistabilul RS, se obţine bistabilul de tip D. Punînd condiţia

S  R , se elimină restricţia (9.2), iar semnalul de la ieşire va fi identic cu cel de la
intrare. Funcţionarea bistabilului de tip D este descrisă de relaţia
Qt 1  D , (9.3)
în care D – intrarea de date. Această ultimă relaţie reflectă capacitatea bistabilului de
tip D de a păstra direct o informaţie, aplicaţia principală a circuitului fiind memorarea
cuvintelor binare. Cea mai simplă schemă de circuit bistabil D sincron este dată în
fig. 9.2. Faptul că informaţia de la intrare este transmisă la ieşire şi apoi intrarea este
inactivată a condus la denumirea de latch (lacăt) atribuită bistabilelor de tip D.

Q
S T T
D
D Q
C
C
b) CLK 1 R

Fig. 6.2. Circuitul bistabil D sincron: a – schema; b – simbolul.

Existenţa restricţiei (9.2) constituie o dificultate pentru proiectanţi, de aceea

foarte des se recurge la utilizarea circuitului bistabil de tip JK. Bistabilul JK îşi
păstrează funcţionalitatea şi în cazul cînd RS=1. Funcţia logică care descrie
funcţionarea bistabilului JK este:
Qt  1  JQt  K Qt . (9.4)
Intrarea J=1 poziţionează circuitul în starea unu logic (cu condiţia că K=0), iar
intrarea K=1, în starea zero logic (cu condiţia J=0); cînd J=K=0 circuitul îşi păstrează
starea anterioară. Deci se observă că intrările J şi K pot fi tratate ca intrări S,
respectiv R. În cazul însă cînd J=K=1, circuitul se comportă întru-un mod deosebit,
schimbîndu-şi starea anterioară (01, respectiv 10). Schema practică de realizare a
bistabilului JK este cunoscută sub numele de master-slave. Circuitul JK de tip
master-slave (fig. 9.3) conţine două bistabile RS. Analizînd modul de funcţionare al
circuitului, se poate constata că informaţia de la intrare este transferată la ieşire pe
frontul coborîtor al semnalului de ceas. Asemenea circuite sînt denumite în literatura
de specialitate bistabile flip-flop.
Bistabilul JK este universal, avînd aplicaţii multiple. După cum s-a arătat
anterior, el poate funcţiona în regim de bistabil RS. Dacă intrările J-K sînt legate la
intrarea, respectiv la ieşirea unui inversor, circuitul devine bistabil D, cu intrarea D pe
linia J. Din circuitul bistabil JK derivă direct bistabilul de tip T, care basculează la

25
fiecare impuls de ceas, dacă J=K=1. Această proprietate îl face să fie utilizat în
scheme de numărare şi divizare. Notăm că bistabilul de tip T poate fi simplu realizat
şi în baza bistabilelor RS şi D sincrone.

J & &
S T Q J TT

1 C
C Q
CLK K
& &
K R

a) b)

Fig. 9.3. Circuitul bistabil JK: a – schema; b – simbolul.

Structura generală a unui registru poate fi prezentată ca în fig. 9.4. Se observă

că un registru este constituit din n circuite bistabile ( uzual de tip D), avînd un semnal
de ceas CLK comun pentru toate bistabilele. Intrarea de ştergere CLR , activă pe
zero logic, este prezentă la majoritatea registrelor şi permite resetarea asincronă a
celor n circuite bistabile (CB). Intrările s1 şi s0 comandă cele n comutatoare logice
(CM), asigurînd astfel selecţia modului de lucru al registrului. Comutatoarele, în
dependenţă de codul de selecţie, pot asigura conectarea intrărilor bistabilelor în trei
moduri: la ieşirea CB din stînga, din dreapta sau la o intrare de date D. În raport cu
conectarea intrărilor bistabilelor, registrul poate încărca un cuvînt binar în mod paralel sau serial.

Qn-1 Qi+1 Qi Qi-1 Q0

CLR
CLK CBn-1 CBi+1 CBi CBi-1 CB0
S1
… …
S0 D
DSD CMn-1 CMi+1 CMi CMi-1 CM0

Dn-1 Di+1 Di Di-1 D0

Fig. 9.4. Structura generală a unui registru.

26
 În modul de operare paralel, cuvîntul pentru înscriere se aplică la intrările de
date Dn-1, …, D0 – portul de intrare. Cuvîntul înscris este accesibil permanent (pînă la
înscrierea altui cuvînt) la ieşirile Qn-1, …, Q0 – portul de ieşire. Încărcarea datelor în
registru se realizează cu semnalul de ceas.
În modul de operare serial, cuvîntul binar poate fi deplasat spre dreapta sau
spre stînga. Pentru înscrierea serială servesc intrările de date seriale spre dreapta
DSD, respectiv spre stînga DSS. Registrul capabil să deplaseze datele atît la stînga, cît
şi la dreapta se numeşte registru cu deplasare bidirecţională. Din modul de lucru
serial rezultă că registrul serie, pe lîngă proprietatea de memorare a unui cuvînt binar,
poate fi utilizat şi pentru procesare: deplasarea spre dreapta cu i poziţii este
echivalentă cu operaţia de împărţire a cuvîntului la 2i, iar deplasarea spre stînga – cu
operaţia de inmulţire cu 2i .
Cuvîntul de n biţi înscris pe intervalul de n tacte prin intrarea DSD, respectiv
DSS, este pierdut secvenţial bit cu bit la ieşirea Q0, respectiv Qn-1, pe următorul
interval de n tacte. Dacă însă se conectează ieşirea Q0 la DSD, respectiv Qn-1 la DSS,
se obţine structura de registru în inel. La un registru în inel cuvîntul înscris iniţial este
recirculat în interiorul registrului.
În continuare vom exemplifica sinteza unui registru de patru biţi cu încărcare
paralelă şi deplasare bidirecţională. Pentru o generalizare completă se va asigura, de
asemenea, modul de menţinere a cuvîntului încărcat în registru. Deci structura din
fig. 6.4 este valabilă, numărul de CB fiind egal cu patru. Pentru a realiza modul de
menţinere, comutatoarele trebuie să aibă cîte o intrare suplimentară conectată la
ieşirea bistabilului din acelaşi rang. Funcţionarea unui asemenea registru este
descrisă în tabelul 9.1.

Tabelul 9.1

Intrări Ieşiri
Mod de operare s s Di DSD DSS Q3 Q2 Q1 Q0 t
1 0
Menţinere 0 0 x x x Q3 Q2 Q1 Q0
Deplasare stînga 0 1 x x Q2 Q1 Q0 DSS
Deplasare dreapta 1 0 x DSD x DSD Q3 Q2 Q1 t+1
Încărcare paralelă 1 1 Di x x D3 D2 D1 D0

Notînd prin Si, Ri intrările de setare, respectiv de resetare ale bistabilelor cu

Tabelul 6.2.
ieşirile Qi şi folosind tabelul Modurile
Nr. variantei 9.1, se de
potoperare
obţine relaţiile care descriu funcţionarea
registrului în cele patru
1 moduriÎncărcare
de operare:
paralelă
Deplasare stînga
2 Încărcare paralelă
Deplasare dreapta
3 Menţinerea
Deplasare stînga
27
4 Menţinerea
Deplasare dreapta
 S3  R3  s1s0Q3  s1s0Q2  s1s0 DSD  s1s0 D3 ;
S 2  R2  s1s0Q2  s1s0Q1  s1s0Q  s1s0 D ;
3 2
(9.5)
S  R1  s1s0Q1  s1s0Q  s1s0Q  s1s0 D1;
1 0 2
S 0  R0  s1s0Q0  s1s0 DSS  s1s0Q  s1s0 D0 .
1
Schema registrului sintetizat este dată în fig. 9.5.

Tabelul 9.2

Nr. Modurile de operare

variantei
1 Încărcare paralelă
Deplasare stînga
2 Încărcare paralelă
Deplasare dreapta
3 Menţinere
Deplasare stînga
4 Menţinere
Deplasare dreapta

Tema pentru acasă

1. Conform variantei indicate de profesor efectuaţi sinteza unui registru pe 4

biţi în baza bistabilelor JK, setul ŞI-NU, care realizează operaţiile definite în tabelul
9.2.
3. Desenaţi cirfcuitul integrat al registrului (la indicaţia profesorului); desenaţi
notarea grafică convenţională, notarea în lista de elemente, tabelul de adevăr şi
parametrii de bază.

Întrebări

1. Demonstraţi că circuitul bistabil JK (fig. 9.3,a) se comportă ca un bistabil de

tip T, dacă J=K=1.
2. Realizaţi conversia bistabilelor SR  T şi D  T. Prezentaţi schemele
posibile.
3. Fie un registru de patru biţi realizat cu bistabile de tip D în care este înscris
un cuvînt binar. Realizaţi conexiunile necesare, astfel încît să se asigure într-un
singur tact deplasarea la dreapta cu două ranguri.

28
 4. Propuneţi schema unui registru cu bistabile de tip D care să asigure
realizarea operaţiei de înmulţire cu 2 a cuvîntului binar înscris în registru.
5. Modificaţi schema registrului din fig. 9.5, utilizînd circuite multiplexoare
pentru realizarea relaţiilor 9.5.

29