Sistemas Digitais

Módulo 2
 Capítulo 5
Flip-Flops e Dispositivos Correlatos
Seções 5.1 a 5.20
 Introdução
Os circuitos lógicos estudados até agora são considerados circuitos combinacionais
porque os níveis lógicos de saída, em qualquer instante de tempo, dependem apenas dos
níveis lógicos presentes nas entradas nos mesmos instantes de tempo.

A maioria dos sistemas digitais é constituída de circuitos combinacionais e de elementos

de memória.
 Introdução
• O elemento de memória mais importante é o flip-flop (FF), composto por um conjunto
de portas lógicas.

• O FF pode ter uma ou mais entradas que são usadas para fazer com que o dispositivo
comute entre os seus possíveis estados de saída.

• O FF é conhecido por outros nomes, incluindo latch e multivibrador biestável.

 Introdução
• O FF é um dispositivo de armazenamento temporário que tem dois estados
estáveis (biestável).

• O FF é um dispositivo biestável e que pode permanecer em um dos dois estados

estáveis usando uma configuração de realimentação, na qual as saídas são ligadas
as entradas opostas.
 Latch com Portas NAND
• As entradas SET e RESET estão em repouso no estado ALTO.

• Um latch com portas NAND tem dois estados de repouso possíveis:

(a) Q = 0
(b) Q = 1

• Entradas são ativas em nível BAIXO. Saídas mudarão quando as entradas forem
pulsadas para BAIXO.
 Latch com Portas NAND
Setando o latch (entrada SET para o estado 0)

(a) Q = 0 antes do pulso na entrada SET.

(b) Q = 1 antes do pulso na entrada SET.

Nos dois casos a saída Q termina em nível ALTO.

 Latch com Portas NAND
Resetando o latch (entrada RESET para o estado 0)

(a) Q = 0 antes do pulso na entrada RESET.

(b) Q = 1 antes do pulso na entrada RESET.

Nos dois casos a saída Q termina em nível BAIXO.

 Latch com Portas NAND
Setando e resetando simultaneamente

O último caso a ser considerado é o caso em que as entradas SET e RESET são pulsadas em
nível BAIXO simultaneamente.

Esse procedimento gera nível ALTO em ambas as saídas das portas NAND.

Essa é uma condição indesejada, visto que as duas saídas são supostamente complementares
entre si.
 Latch com Portas NAND
Resumo do latch com portas NAND

1. SET = 1, RESET = 1: estado normal de repouso e não tem efeito sobre o estado de saída.
2. SET = 0, RESET = 1: sempre faz a saída ir para o estado em que Q = 1.
3. SET = 1, RESET = 0: sempre faz a saída ir para o estado em que Q = 0.
4. SET = 0, RESET = 0: tenta, ao mesmo tempo, setar e resetar o latch e produz Q = Q = 1.
 Latch com Portas NAND
Representações alternativas
 Latch com Portas NOR
• As entradas SET e RESET estão em repouso no estado BAIXO.

• Um latch com portas NOR tem dois estados de repouso possíveis:

(a) Q = 0
(b) Q = 1

• Entradas são ativas em nível ALTO. Saídas mudarão quando as entradas forem pulsadas
para ALTO.
 Latch com Portas NOR
• Setando o latch (entrada SET para o estado 1)

(a) Q = 0 antes do pulso na entrada SET.

(b) Q = 1 antes do pulso na entrada SET.

Nos dois casos a saída Q termina em nível ALTO.

 Latch com Portas NOR
• Resetando o latch (entrada RESET para o estado 1)

(a) Q = 0 antes do pulso na entrada RESET.

(b) Q = 1 antes do pulso na entrada RESET.

Nos dois casos a saída Q termina em nível BAIXO.

 Latch com Portas NOR
• Resumo do latch com portas NOR

1. SET = 0, RESET = 0: estado normal de repouso e não tem efeito sobre o estado de saída.
2. SET = 0, RESET = 1: sempre faz a saída ir para o estado em que Q = 0.
3. SET = 1, RESET = 0: sempre faz a saída ir para o estado em que Q = 1.
4. SET = 1, RESET = 1: tenta, ao mesmo tempo, setar e resetar o latch e produz Q = Q = 0.

Estado do flip-flop quando energizado

• Quando a energia é aplicada, não é possível prever o estado inicial de uma saída do flip-
flop, se as entradas SET e RESET estão em seu estado inativo.

• Para iniciar um latch ou FF em um determinado estado, esse deve ser alcançada pela
ativação da entrada SET ou RESET, no início da operação, muitas vezes conseguida por
meio da aplicação de um pulso na entrada apropriada.
 Estudo de Caso na Análise de Defeitos
• Analise e descreva o funcionamento do circuito mostrado na figura.
 Pulsos Digitais
• Sinais que se alternam entre os estados ativo e inativo são chamados de pulsos de onda.
• Um pulso positivo tem um nível lógico ALTO.
• Em circuitos reais, leva tempo para uma onda de pulso mudar de um nível para outro.
A transição de BAIXO para ALTO em pulso positivo é chamada tempo de subida (tr).
Medida entre 10% e 90% dos pontos no início da onda de tensão
 Pulsos Digitais
• Em circuitos reais, leva tempo para uma onda de pulso mudar de um nível para outro.
A transição de ALTO para BAIXO em pulso positivo é chamada tempo de descida (tf).
Medida entre 10% e 90% dos pontos no final da onda de tensão

Um pulso também tem duração (largura) (tw).

Tempo entre os pontos quando as bordas esquerda e direita estão em 50% da
tensão de nível ALTO.
 Pulsos Digitais
• Sinais que se alternam entre os estados ativo e inativo são chamados de pulsos de onda.

Um pulso negativo tem um nível lógico BAIXO

 Sinais de Clock e Flip-Flops com Clock
• Os sistemas digitais podem operar tanto de forma assíncrona como síncrona.
Sistema assíncrono - as saídas podem alterar de estado a qualquer momento que a
entrada mude.
Sistema síncrono - as saídas podem alterar de estado apenas em um momento específico
no ciclo do clock.

• O sinal de clock é um trem de pulsos retangulares ou uma onda quadrada.

Transição positiva (borda de subida):

pulso do clock vai de 0 a 1.
Transição negativa (borda descida):
pulso do clock vai de 1 a 0
 Sinais de Clock e Flip-Flops com Clock
• FFs com clock mudam de estado em uma das transições do sinal de clock e têm entradas
de clock denominadas CLK, CK, ou CP.
• Um pequeno triângulo na entrada CLK indica que a entrada é ativada com uma borda de
subida.
• Uma bola e um triângulo indicam que a entrada CLK é ativada com uma borda de
descida.
• Entradas de controle têm efeito sobre a saída apenas na transição ativa do clock (borda
de descida ou borda de subida). Por isso, são chamadas entradas de controle síncronos.
 Sinais de Clock e Flip-Flops com Clock
• Tempos de setup e hold
Os tempos de setup e hold são parâmetros que devem ser observados para que o flip-flop possa
trabalhar de modo confiável.
O tempo de setup, tS, corresponde ao intervalo no qual as entradas devem permanecer estáveis
antes da transição do clock.
O tempo de hold, tH, corresponde ao intervalo no qual as entradas devem permanecer estáveis
depois da transição do clock.

Os tempos de setup e
hold mínimos devem
ser respeitados para o
funcionamento
confiável do flip-flop.
 Flip-Flop S-R com Clock
• As entradas S e R são de controle síncrono, as quais controlam o estado que o FF vai
para quando o pulso do clock ocorre.

• A entrada CLK é o gatilho (disparo) que faz com que o FF altere de estado de acordo
com os níveis lógicos nas entradas S e R.

• FF SET-RESET (ou SET-CLEAR) muda os estados nas bordas do clock de subida ou de

descida.
 Flip-Flop S-R com Clock
• Flip-Flop S- R com clock acionado pela borda de subida de um sinal do clock

As entradas S e R controlam o estado do FF da mesma maneira descrita anteriormente

para a latch da porta NOR, mas o FF não responde a estas entradas até a ocorrência da
borda de subida do sinal do clock
 Flip-Flop S-R com Clock
• Ondas da operação de um Flip-Flop S-R com clock disparado pela borda de subida do
pulso de clock
 Flip-Flop S-R com Clock
• Flip-Flop S- R com clock acionado pela borda de descida de um sinal do clock
Flip-Flop S-R com Clock
 Flip-Flop S-R com Clock
• Implementação dos circuitos detectores de borda usados nos flip flops
disparados por borda:
(a) de subida (b) de descida

A duração dos pulsos CLK* geralmente é 2–5 ns

 Flip-Flop J-K com Clock
• Opera como o FF S-R.

• J é SET, K é RESET.

• Quando J e K são ambos ALTO, a saída é alternada para o estado oposto.

• O gatilho do clock pode ser positivo ou negativo.

• Mais versátil do que o flip-flop S-R, já que não tem estados ambíguos.

• Tem a capacidade de fazer tudo o que o FF S-R faz, além de operar em modo de
alternância.
 Flip-Flop J-K com Clock
• Flip-flop JK que responde apenas à borda de subida do clock.
 Flip-Flop J-K com Clock
• Flip-flop JK que responde apenas à borda de descida do clock.
 Flip-Flop J-K com Clock
• O circuito interno de um flip-flop J-K de borda contém as mesmos três seções
que o S-R.
 Flip-Flop D com Clock
• A saída muda para o valor da entrada tanto no gatilho positivo quanto no
negativo do relógio (dependendo do tipo de clock usado).

• Pode ser implementado com um FF J-K ligando a entrada J à K, através de um

INVERSOR.

• É útil para transferência de dados em paralelo.

• Um flip-flop D disparado por borda é implementado pela adição de um único

INVERSOR flip-flop J-K disparado por borda.

• O mesmo pode ser feito para converter um flip-flop S-R para um flip-flop D.
 Flip-Flop D com Clock
• Flip-flop D disparado por borda implementado a partir de um flip-flop J-K.
 Flip-Flop D com Clock
• Flip-flop D acionado apenas em transições positivas.
 Flip-Flop D com Clock
• Transferência paralela de dados:
saídas X, Y, Z serão transferidos para FFs Q1, Q2 e Q3 para armazenamento.

Utilizando flip-flops D, os atuais níveis de

X, Y e Z serão transferidos para Q1, Q2 e
Q3, mediante a aplicação de um pulso
TRANSFERÊNCIA às entradas CLK
comuns.
Esse é um exemplo de transferência
paralela de dados binários, os três bits X,
Y e Z são transferidos simultaneamente.
 Latch D (Latch Transparente)
• O flip-flop D de borda usa um circuito detector de borda para garantir que a saída
responda à entrada D apenas na transição ativa do clock.

• Se detector de bordas não é usado, o circuito resultante funciona como um latch D.

 Latch D (Latch Transparente)
• O circuito contém um latch NAND e portas NAND direcionadas nº 1 e nº 2 sem o
circuito detector de borda.

• A entrada comum para as portas da direção é chamado de entrada de habilitação

(abreviação EN), ao invés de entrada de clock.

• Seu efeito sobre as saídas Q e Q não se restringe ao que ocorre somente em suas
transições.
 Entradas assíncronas
• A maioria dos FFs com clock tem uma ou mais entradas assíncronas que operam
independentemente das entradas síncronas e da entrada de clock.
• A figura mostra um flip-flop J-K com duas entradas assíncronas denominadas
PRESET e CLEAR.
• Essas entradas são ativas em nível BAIXO, conforme está indicado pelo uso dos
pequenos círculos no símbolo do flip-flop.
• É importante perceber que essas entradas assíncronas respondem a níveis de tensão
contínua. Isso significa que, se um nível 0 for mantido na entrada PRESET, o FF
permanecerá no estado Q = 1, independentemente do que ocorre nas outras entradas.
 Entradas assíncronas
Designações para as entradas assíncronas

Os fabricantes de CIs ainda não concordaram quanto à nomenclatura usada

para essas entradas assíncronas.

As designações mais comuns são PRE (abreviatura de PRESET) e CLR

(abreviatura de CLEAR).

As designações SD (SET direto) e RD (RESET direto) também são usadas.

 Entradas assíncronas
Exemplo: A figura abaixo
mostra o símbolo para um FF J-
K que responde a uma borda de
descida na sua entrada de clock e
tem entradas assíncronas ativas
em nível BAIXO. As entradas J
e K estão conectadas ao estado
ALTO nesse exemplo.
Determine a resposta da saída Q
às formas de onda mostradas na
figura abaixo. Considere a saída
Q inicialmente em nível ALTO.
 Temporização em flip-flops
Atrasos de propagação

Sempre que um sinal muda de estado na saída dos FFs, existe um atraso de tempo a
partir do instante em que o sinal é aplicado até o instante em que a saída comuta de
estado.
 Temporização em flip-flops
Frequência máxima de clock, fMAX
Essa é a maior frequência que pode ser aplicada na entrada CLK de um FF mantendo ainda um
disparo confiável.

Tempos de duração do pulso de clock nos níveis ALTO e BAIXO

Os fabricantes também especificam o tempo mínimo de duração que o sinal CLK tem de
permanecer no nível BAIXO antes de ir para o nível ALTO e o tempo mínimo que o sinal CLK
tem de ser mantido em nível ALTO antes de retornar para o nível BAIXO.

Largura de pulsos assíncronos ativos

O fabricante também especifica o tempo mínimo de duração que a entrada PRESET ou CLEAR
tem de ser mantida no estado ativo, de forma a setar ou resetar o FF de modo confiável.
 Problemas potenciais de temporização
Em muitos circuitos digitais, a saída de um FF é conectada, diretamente ou por meio de portas
lógicas, à entrada de outro FF, e ambos são disparados pelo mesmo sinal de clock. Isso
representa um problema potencial de temporização.

Como Q1 muda de estado na borda de

descida do pulso de clock, a entrada J2 de
Q2 mudará de estado quando receber a
mesma borda de descida do pulso de
clock. Isso pode conduzir a uma resposta
imprevisível de Q2.

Vamos considerar inicialmente Q1 = 1 e

Q2 = 0. Assim, o FF Q1 possui J1 = K1 =
1, e Q2 possui J2 = Q1 = 1 e K2 = 0 antes
da borda de descida do pulso de clock.
 Problemas potenciais de temporização
Felizmente, todos os FFs recentes disparados por borda têm um tempo de hold de 5 ns ou
menos; a maioria possui um tH = 0, o que significa que não necessitam de tempo de hold.

Consideraremos que o tempo de hold dos FFs é apenas o suficiente para que ele responda de
modo confiável de acordo com a seguinte regra:

A saída do FF vai para o estado determinado pelos níveis lógicos imediatamente presentes
nas entradas de controle síncronas antes da transição ativa do clock.
 Aplicações com flip-flops
Flip-flops disparados por borda (com clock) são dispositivos versáteis que podem ser
usados em uma ampla variedade de aplicações, incluindo contagem, armazenamento
binário de dados, transferência de dados de um local para outro.

Quase todas essas aplicações usam FFs com clock.

Muitas dessas aplicações estão incluídas na categoria de circuitos sequenciais.

Um circuito sequencial é aquele em que as saídas seguem uma sequência

predeterminada de estados, com um novo estado ocorrendo a cada pulso de clock.
 Sincronização de flip-flops
• A maioria dos sistemas são sistemas síncronos em operação, em que as mudanças
dependem do clock.

• Os sinais assíncronos frequentemente ocorrem como o resultado de uma atuação

do operador humano em uma chave num instante aleatório em relação ao sinal de
clock.

• Essa ação aleatória pode produzir resultados imprevisíveis e indesejados.

O sinal assíncrono A pode produzir pulsos parciais em X

 Sincronização de flip-flops

• Flip-flop D de borda sincroniza a

habilitação da porta AND com a
borda de descida do clock.
 Detectando uma sequência de entrada
• Em muitas situações, uma saída é ativada apenas quando as entradas são ativadas em
uma determinada sequência. Isso não pode ser realizado usando apenas lógica
combinacional.

• Flip-flop D com clock usado para responder a uma determinada sequência de entradas.

• Para que esse circuito funcione adequadamente, a entrada A tem de estar em nível
ALTO antes da entrada B por pelo menos um intervalo de tempo igual ao tempo de
setup requerido pelo FF.
Armazenamento e transferência de dados
• FFs são comumente usados para armazenamento e transferência de dados binários ou
de informações. Os grupos usados para armazenamento são chamados registradores.
• Transferências de dados ocorrem quando os dados são movidos entre registradores ou
FFs.

• As transferências síncronas ocorrem na borda de subida ou de descida do clock.

Armazenamento e transferência de dados
• Transferências de dados ocorrem quando os dados são movidos entre registradores ou
FFs.

• As transferências assíncronas são controladas pelas entradas PRE e CLR.

 Armazenamento e transferência de dados
Transferência paralela de dados

A Figura 5.42 ilustra uma transferência

de dados de um registrador para outro
usando FFs D.

O registrador X é constituído dos FFs

X2, X1, X0; o registrador Y é constituído
dos FFs Y2, Y1, Y0.

Na aplicação da borda de subida do

pulso TRANSFER, o nível armazenado
em X2 é transferido para Y2, X1 para Y1
e de X0 para Y0.
 Transferência serial de dados
• Um registrador de deslocamento é um grupo de FFs organizados de modo que os
números binários armazenados no FFs sejam deslocados de um FF para o seguinte a
cada pulso de clock.

• Você já viu registradores de deslocamento em operação em dispositivos tais como

uma calculadora eletrônica, em que os dígitos mostrados no display são deslocados
cada vez que você tecla um novo dígito.

• Essa operação é similar à que acontece em um registrador de deslocamento.

 Transferência serial de dados

A Figura 5.43(a) mostra uma forma de

organizar flip-flops J-K para que operem
como um registrador de deslocamento de
quatro bits.

Observe que os FFs estão conectados de

maneira que o valor da saída X3 é
transferido para X2, o valor de X2 para X1
e o de X1 para X0.
 Transferência serial de dados
Transferência serial entre registradores

A Figura 5.44(a) mostra dois

registradores de deslocamento
de três bits conectados de
modo que o conteúdo do
registrador X seja transferido
de forma serial (deslocada)
para o registrador Y.
 Transferência serial de dados
Transferência paralela versus serial

• Na transferência paralela, todas as informações são transferidas simultaneamente na

ocorrência de um único pulso de transferência, não importando quantos bits são
transferidos.

• Na transferência serial, a transferência completa de N bits de informação requer N

pulsos de clock. Portanto, a transferência paralela é muito mais rápida que a
transferência serial usando registradores de deslocamento.

• A escolha entre a transmissão paralela ou serial depende das especificações da

aplicação em particular. Muitas vezes, é usada uma combinação dos dois tipos de
transferência para se obter a vantagem da velocidade proporcionada pela transferência
paralela e a economia e simplicidade da transferência serial.
 Divisão de frequência e contagem
Cada FF tem suas entradas J e
K em nível 1, para que ele
mude de estado sempre que o
sinal em sua entrada de CLK
for do nível ALTO para o nível
BAIXO.

Os pulsos de clock são

aplicados apenas na entrada
CLK do FF Q0. A saída de Q0
está conectada na entrada CLK
do FF Q1, e a saída de Q1 está
conectada na entrada CLK do
FF Q2.
 Divisão de frequência e contagem
A frequência natural de ressonância do cristal de quartzo do seu relógio é em torno de 1 MHz
ou mais. Para obter no display a atualização do mostrador de segundos, que ocorre uma vez a
cada segundo, a frequência do oscilador é dividida por um valor que produzirá uma
frequência de saída bastante estável com uma precisão de 1 Hz.

Operação de contagem
 Divisão de frequência e contagem
Diagrama de transição de estados
 Aplicação em microcomputador
A Figura 5.48 mostra um microprocessador (microprocessor unit - MPU), cujas saídas são usadas
para transferir um dado binário para o registrador X, que consiste de quatro flip-flops D, X3, X2,
X1, X0. Um conjunto de saídas do microprocessador é denominado código de endereço,
constituído de oito saídas, A. Um segundo conjunto de saídas do MPU consiste de quatro linhas
de dados, D. Uma outra saída do MPU é o sinal de controle de temporização WR, que vai para o
nível BAIXO quando o MPU está pronto.
 Aplicação em microcomputador
Uma das instruções é o MPU transferir um número binário armazenado em um registrador
interno ao MPU para o registrador externo X. Ao executar essa instrução, o MPU realiza os
seguintes passos:

1. Coloca o número binário nas linhas de saída de dados (D3 a D0).

2. Coloca o código de
endereço nas linhas de saída
de A para selecionar o
registrador X como destino.

3. Uma vez que as saídas de

dados e endereços estejam
estabilizadas, o MPU gera o
pulso de escrita WR para
disparar o registrador e
completar a transferência
paralela dos dados para X.
 Dispositivos Schmitt-trigger
• Não são classificados como FFs, mas têm uma característica de memória que os tornam
úteis em determinadas situações.

• Aceita sinais de mudanças lentas e produz um sinal que faz as transições de forma
rápida, sem oscilações.

• Um dispositivo de disparo Schmitt não responderá às entradas até exceder os limites

positivo (VT+) ou negativo (VT-).

• A separação entre os níveis de limite significa que o dispositivo vai se "lembrar" do

último limiar ultrapassado (essa é a característica de memória).
 Dispositivos Schmitt-trigger
• Resposta de um inversor comum a uma entrada de tempo de transição lenta
 Dispositivos Schmitt-Trigger
• Resposta de um dispositivo lógico com entrada Schmitt-trigger a uma entrada de tempo
de transição lenta
 Capítulo 7
Contadores e Registradores
Seções 7.1 a 7.10
 Contadores Assíncronos
• Contador binário de quatro bits
1. Os pulsos de clock são aplicados apenas na entrada CLK do FF A.
Observe que J = K = 1 para todos os FFs.
2. A saída normal do FF A funciona como clock de entrada para o FF B.
3. As saídas dos FFs D, C, B e A representam um número binário de quatro bits,
sendo o D o MSB.
4. Após a borda de descida do décimo quinto pulso de clock, os FFs do contador
estarão na condição 1111.
 Contadores Assíncronos
• Contador binário de quatro bits
 Contadores Assíncronos
• Exemplo 1
O contador mostrado na figura começa no estado 0000, e então os pulsos de clock são
aplicados. Algum tempo depois, esses pulsos são removidos e os FFs dos contadores
apresentam o estado 0011. Quantos pulsos de clock ocorreram?

• Exemplo 2
Um contador é necessário para contar o número de itens que passam por uma esteira de
transporte. Uma fotocélula combinada a uma fonte de luz é usada para gerar um único
pulso cada vez que um item passa pelo feixe de luz. O contador tem que ser capaz de
contar mil itens. Quantos FFs são necessários?
 Atraso de Propagação em Contadores
• Os contadores assíncronos não são muito
úteis em altas frequências, especialmente
para os contadores com grande número
de bits.

• Padrões de contagem errados podem

gerar falhas.

• Sinais produzidos por sistemas usando

contadores assíncronos.

• Os atrasos se propagam e dependendo da

frequência de clock alguns estados
podem não ocorrer.
 Atraso de Propagação em Contadores
• As formas de onda na Figura (b)
mostram o que acontece se os pulsos de
entrada ocorrerem a cada 100 ns.

• A situação particular de interesse é a que

ocorre após a borda de descida do quarto
pulso de entrada, em que a saída C não
vai para nível ALTO até que tenham
decorrido 150 ns, que é o mesmo tempo
que a saída A gasta para mudar para
nível ALTO em resposta ao quinto pulso.

• Para uma operação adequada é preciso

Tclock > N . tpd (N = número de FFs)

• A frequência máxima usada é dada por

fmax = 1/([Link])
 Contadores Síncronos (paralelos)
• Em contadores síncronos ou paralelos, todos os FFs são disparados simultaneamente
(em paralelo) pelos pulsos de clock da entrada.
• Os contadores síncronos podem operar em frequências mais altas do que os contadores
assíncronos.
• Cada FF tem entradas J e K que são ALTAS apenas quando as saídas de todos os FFs
de ordem inferior forem ALTAS.
• O atraso de propagação total será o mesmo para qualquer número de FFs.
 Contadores Síncronos (paralelos)
• Para este circuito contar corretamente em determinada borda de descida do clock,
apenas aqueles FFs que supostamente devem comutar nessa borda de descida do clock
devem ter J = K = 1, quando ocorrer essa transição.
 Contadores Síncronos (paralelos)
O FF A deve mudar de estado em cada borda de descida do
clock. Por isso as entradas J e K estão permanentemente em
nível alto.

O FF B deve mudar de estado sempre que o FF A mudar do 1

para o zero.

O FF C deve mudar de estado em cada borda de descida que

ocorrer quando A=B=1.

O FF D muda de estado na borda de descida imediatamente após

a ocorrência de A=B=C=1.
 Contadores Síncronos (paralelos)
• Exemplo 3
(a) Determine fmax para o contador mostrado na figura se o tpd de cada FF for 50 ns e se o
tpd de cada porta AND for 20 ns. Compare esses valores com fmax para um contador
assíncrono de módulo 16.
(b) O que deve ser feito para mudar o módulo desse contador para 32?
(c) Determine fmax para o contador paralelo de módulo 32.
 Contadores de Módulo < 2N
• O contador básico pode ser modificado para produzir números menores que 2N. Faz com
que o contador salte estados que normalmente são parte da sequência de contagem.

• Contadores MOD-6 produzidos a partir de um contador MOD-8 quando ocorre uma

contagem de seis (110)
 Contadores de Módulo < 2N
• A presença da porta NAND altera a sequência da seguinte forma:
1) A saída porta NAND está conectada nas entradas assíncronas da entrada CLEAR de cada
FF. Enquanto a saída da porta NAND estiver em nível ALTO, não terá efeito sobre o
contador. Quando ela vai para nível BAIXO, ocorre um sinal de CLEAR em todos os FFs.
2) As entradas da porta NAND são as saídas dos FFs B e C e, portanto, a saída da porta
NAND irá para nível BAIXO sempre que B = C = 1. Essa condição ocorre quando o
contador passa do estado 101 para o estado 110 na borda de descida do pulso 6.
3) Embora o contador chegue ao estado 110, ele se mantém nesse estado por apenas alguns
nanossegundos antes de reciclar para 000.
 Contadores de Módulo < 2N
Diagrama de transição de estados

Cada círculo representa um dos possíveis estados do contador; as setas indicam uma
mudança de estado para outro, em resposta a um pulso de clock de entrada.

O estado 111 pode ocorrer em power-up quando o FFs pode cair em qualquer estado. A
lógica tem que prever essa situação. Quando o estado 111 acontecer gerará um nível baixo
na saída da NAND que resetará o contador.
 Contadores de Módulo < 2N
Alterando o módulo
Qualquer valor de módulo desejado pode ser obtido alterando as entradas. Por exemplo,
usando uma porta NAND de três entradas (A, B e C), o contador contaria normalmente até
que a condição 111 fosse alcançada; nesse ponto ele seria imediatamente resetado para o
estado 000. Ignorando a excursão temporária no estado 111, o contador iria de 000 a 110 e,
em seguida, reciclaria e voltaria para 000, resultando em um contador de módulo 7.

Procedimento geral
Para construir um contador que inicie a contagem a partir de todos os bits em nível 0 e que
tenha um módulo X:
1. Determine o menor número de FFs, de forma que 2N >X, e conecte-os como um
contador. Se 2N =X, dispense os passos 2 e 3.
2. Conecte a saída de uma porta NAND às entradas assíncronas CLEAR de todos os FFs.
3. Determine quais são os FFs que estarão em nível ALTO na contagem = X; então,
conecte as saídas normais desses FFs às entradas da porta NAND.
 Contadores de Módulo < 2N
Contadores decádicos / contadores BCD
Um contador decádico é qualquer contador que tenha 10 estados distintos, não importando a
sequência.
Um contador decádico que conta em sequência de 0000 (zero) a 1001 (decimal nove), é
também normalmente denominado contador BCD, porque usa apenas os 10 grupos de
códigos BCD (0000, 0001, ..., 1000 e 1001).
 Contadores de Módulo < 2N
• Exemplo 4
Construa o contador de módulo 60 para dividir a frequência da rede elétrica,60 Hz,
para obter 1 Hz.

Solução
 Contadores Síncronos Decrescentes
• Um contador decrescente é construído de forma semelhante a um contador crescente.
• Ele usa as saídas FFs invertidas para controlar as entradas J e K de ordem mais alta.
 Contadores Síncronos Decrescentes
• Em um contador paralelo crescente / decrescente, a entrada de controle controla se as
entradas J e K dos FFs seguintes serão acionadas pelas saídas normais ou pelas saídas
invertidas dos FFs.
 Contadores Síncronos Decrescentes
• As formas de onda ilustram a operação do contador crescente / decrescente síncrono de
módulo 8.

• Primeiros cinco pulsos de clock, Up/Down = 1, e o contador conta de forma crescente;

para os últimos cinco pulsos, Up/Down = 0, e o contador conta de forma decrescente.
 Contadores Síncronos Decrescentes
Diagrama de estados do contador síncrono crescente / decrescente

• O próximo estado para esse contador depende do nível lógico aplicado na entrada de
controle.
 Contadores com Carga Paralela
• Muitos contadores síncronos (paralelos) disponíveis na forma de CIs são projetados
para serem contadores com carga paralela; em outras palavras, eles podem ser
inicializados com qualquer contagem inicial desejada assíncrona ou síncrona.

• As entradas J, K e CLK estão ligadas para a operação como um contador crescente

paralelo. As entradas assíncronas PRESET e CLEAR estão ligadas para que se realize a
carga assíncrona do contador.

O contador é carregado com qualquer

contagem desejada, a qualquer
instante, da seguinte maneira:
1. Aplique a contagem desejada nas
entradas paralelas de dados, P2, P1, P0.
2. Aplique um pulso de nível BAIXO
na entrada de carga paralela
(PARALLEL LOAD), PL.
 Contadores com Carga Paralela
Exemplo
P2 = 1, P1 = 0 e P0 = 1.
• Enquanto PL estiver em nível ALTO, as entradas paralelas de dados não terão efeito.
• Se pulsos de clock forem aplicados, o contador realizará operação normal de contagem.

Se PL é pulsado em nível BAIXO

quando o contador estiver na contagem
010:
Esse nível BAIXO em PL produzirá
níveis baixos na entrada CLR de Q1 e
nas entradas PRE de Q2 e Q0, de modo
que o contador irá para a contagem 101
independentemente do que estiver
ocorrendo na entrada CLK.
A contagem permanecerá em 101 até
que PL seja desativado.
Circuitos Integrados: Contadores Assíncronos
Série 74ALS160-163/74HC160-163
Esses contadores auto-recicláveis, de quatro bits, têm saídas denominadas QD, QC, QB, QA.

• QA é o LSB e QD é o MSB.
• O seu clock é ativado por uma borda de subida.
• A função da saída RCO de nível ativo-ALTO é
detectar o estado terminal do contador.
• Contador decádico é 1001 (9)
• Contador de módulo 16 é 1111 (15).
Circuitos Integrados: Contadores Assíncronos
Série 74ALS160-163/74HC160-163
• CLR
• 74ALS160 e 74ALS161 possuem uma entrada clear assíncrona.
• 74ALS162 e 74ALS163 são limpos sincronamente.
• LOAD
• Para carregar os valores de dados, torne a entrada clear inativa, aplique o valor de quatro bits
desejado aos pinos de entrada de dados D, C, B, A, aplique um nível BAIXO ao controle
LOAD de entrada e então aplique um clock no CI com uma borda de subida.
• ENP e ENT
• Dois controles em nível ativo-ALTO para habilitar a contagem, unidos por um AND.
Circuitos Integrados: Contadores Assíncronos
Contador de múltiplos estágios
• Muitas saídas de CIs de contadores foram projetadas para facilitar a conexão de
múltiplos CIs para criar circuitos com uma extensão de contagem mais ampla.
• Dois CIs 74ALS163 estão conectados em uma configuração de um contador de dois
estágios que produz uma sequência binária de reciclagem de 0 a 255 para módulo 256.
• O estágio 1 é de baixa ordem e fornece as saídas menos significativas Q3, Q2, Q1, Q0.
• O estágio 2 é de alta ordem e fornece as saídas mais significativas Q7, Q6, Q5, Q4.
 Decodificando um Contador
Contadores digitais são geralmente
usados em aplicações nas quais a
contagem representada pelo estado dos
FFs tem que ser, de algum modo,
determinada ou visualizada.

Uma das maneiras mais simples de

visualizar o conteúdo de um contador é
conectar a saída de cada FF a um LED.

O método que utiliza LEDs para

visualização da contagem torna-se
incoveniente à medida que o tamanho
(número de bits) do contador aumenta,
porque é muito mais difícil decodificar
mentalmente os resultados mostrados.
 Decodificando um Contador
Decodificação ativa em nível ALTO

• Um contador de módulo X possui X estados diferentes; cada estado é uma sequência

particular de 0s e 1s armazenados nos FFs do contador.
• Uma malha de decodificação é um circuito lógico que gera X saídas diferentes, cada uma
das quais detecta a presença de um estado particular do contador.
• As saídas do decodificador podem ser projetadas para gerar um nível ALTO ou BAIXO.
 Decodificando um Contador
Decodificação ativa em nível ALTO

• Circuito decodificador ativo em nível ALTO para um contador de módulo 8.

• O decodificador consiste de em oito portas AND de três entradas.
• Cada porta AND gera um nível ALTO para um estado particular do contador.

Exemplo
A porta AND 0 tem em suas entradas as
saídas dos FFs C, B e A. Assim, sua saída
estará no nível BAIXO durante todo o
tempo, exceto quando A = B = C = 0, isto é,
na contagem de 000 (zero).
Decodificação ativa em nível BAIXO
Se portas NAND forem usadas, as saídas do
decodificador produzirão um sinal de nível
ALTO, que irá para nível BAIXO apenas
quando o número decodificado ocorrer.
 Decodificando um Contador
Decodificação de um contador BCD

• Os decodificadores BCD têm 10 saídas que correspondem aos dígitos decimais de 0 a 9

representados pelos estados dos FFs do contador.
• Essas 10 saídas podem ser usadas para controlar 10 LEDs indicadores em um mostrador.
• Mais frequentemente, em vez de usar 10 LEDs individuais, um único dispositivo, um
display, é usado para mostrar os números decimais de 0 a 9.

Uma classe de displays decimais contém sete

pequenos segmentos feitos de um material
(normalmente LEDs ou displays de cristal
líquido) que emite luz própria ou reflete a luz
ambiente. As saídas de um decodificador
BDC controlam aqueles segmentos que serão
iluminados para que representem a forma
correta do dígito decimal.
 Analisando Contadores Síncronos
• Circuitos de contadores síncronos podem ser projetados de modo personalizado para
gerar qualquer sequência de contagem.
• Podemos usar apenas as entradas síncronas que são aplicadas aos FFs individuais para
produzir a sequência do contador.

Vamos supor que o estado ATUAL para o contador seja CBA = 000. Aplicando essa
combinação às expressões de controle, obteremos JC KC = 0 0, JB KB = 0 0 e JA KA = 1 1.
Essas entradas de controle dirão aos FFs C e B para se manterem estáveis e ao FF A para
comutar na próxima borda de descida de CLK. Nosso próximo estado previsto é 001 para
CBA.
Analisando Contadores Síncronos
 Analisando Contadores Síncronos
• Podemos também analisar o funcionamento de circuitos de contadores que usam FFs D
para armazenar o estado atual do contador.
• O circuito de controle de um tipo D costuma ser mais complexo do que um contador
equivalente de tipo J-K que produza a mesma sequência de contagem, mas teremos
também a metade do número de entradas síncronas para controlar.
• O primeiro passo é escrever as expressões lógicas para as entradas D.
• A seguir, determina-se a tabela de estados ATUAL/PRÓXIMO do circuito do contador
estabelecendo um estado e aplicando aquele conjunto de valores às expressões de entrada.
 Projeto de Contadores Síncronos
• Esses contadores possuem entradas clock curto-circuitadas, ou seja, o clock entra em
todos os dispositivos simultaneamente. Para que hajam mudanças de estado devemos
estudar o comportamento das entradas J e K dos vários flip-flops, para que tenhamos
nas saídas as sequências desejadas.

Exemplo: Transição do primeiro estado para o segundo

Transição de Q3Q2Q1Q0 =0000 para Q3Q2Q1Q0 =0001;

Q3Q2Q1 continuam na mesma (em zero). Quais valores de J e K podem ser usados?

Q0 muda de 0 para 1. Quais valores de J e K podem ser usados?

 Projeto de Contadores Síncronos
Procedimento de projeto

Passo 1. Determine o número desejado de bits (FFs)

e a sequência de contagem desejada.

Passo 2. Desenhe o diagrama de transição de

estados mostrando todos os estados possíveis,
inclusive aqueles que não são parte da
sequência de contagem desejada.
 Projeto de Contadores Síncronos
Procedimento de projeto

Passo 3. Use o diagrama de transição de estados para montar uma

tabela que liste todos os estados ATUAIS e os PRÓXIMOS.

Passo 4. Acrescente uma coluna a essa tabela para cada entrada J

e K. Para cada estado ATUAL, indique os níveis exigidos em cada
entrada J e K a fim de produzir a transição para o PRÓXIMO
estado.
 Projeto de Contadores Síncronos
Procedimento de projeto
Passo 5. Projete os circuitos lógicos necessários para
gerar os níveis requeridos em cada entrada J e K.
 Projeto de Contadores Síncronos
Procedimento de projeto

Passo 6. Implemente as expressões finais.

 Projeto de Contadores Síncronos
Controle de um motor de passo
Um motor de passo gira em passos discretos, geralmente 15 graus por passo, em vez de girar em
movimento contínuo. Os enrolamentos dentro do motor devem ser energizados e desenergizados
em uma sequência específica para produzir movimentos em passos discretos.
Motores de passo são bastante utilizados em situações em que o controle preciso de posição é
necessário, como, por exemplo, no posicionamento de cabeças para leitura/escrita de discos
magnéticos, no controle de cabeças de impressoras e em robôs.
Para que o motor gire de modo correto, os enrolamentos 1 e 2 devem estar sempre em estados
opostos, isto é, quando o enrolamento 1 está energizado, o enrolamento 2 não está. Da mesma
forma, os enrolamentos 3 e 4 devem estar sempre em estados opostos.
 Projeto de Contadores Síncronos
Controle de um motor de passo
As saídas de um contador síncrono de dois bits são usadas para controlar a corrente nos
quatro enrolamentos. A e A controlam os enrolamentos 1 e 2 e B e B controlam os
enrolamentos 3 e 4. Os amplificadores de corrente são necessários porque as saídas dos FFs
não podem gerar a corrente exigida pelos enrolamentos.
 Projeto de Contadores Síncronos
Controle de um motor de passo
 Projeto de Contadores Síncronos
Controle de um motor de passo
 Projeto de Contadores Síncronos
Projeto de contador síncrono com FFs D

Iremos projetar um circuito de FF D que produz a sequência de contagem dada na Figura 7.26.
Os três primeiros passos do projeto do contador síncrono D são idênticos à técnica usada no J-K.
O passo 4 do projeto de FF D é simples, já que as entradas D necessárias são as mesmas do
PRÓXIMO estado desejado visto na Tabela 7.8.
 Projeto de Contadores Síncronos
Projeto de contador síncrono com FFs D

O passo 5 é gerar as expressões lógicas a

partir da tabela de estado Atual/Próximo
estado para as entradas D.
A Figura 7.33 mostra os mapas K e as
expressões simplificadas.
 Projeto de Contadores Síncronos
Projeto de contador síncrono com FFs D

Por fim, no passo 6, o contador pode

ser implementado com o circuito
mostrado na Figura 7.34.
 Máquinas de estado
O termo máquina de estado se refere a um circuito que sequencia um conjunto de estados
prederminados controlados por um clock e outros sinais de entrada. Portanto, os circuitos de
contadores são máquinas de estado.

Em geral, empregamos o termo contador para circuitos sequenciais que possuem uma sequência
de contagem numérica regular. Eles podem ser crescentes ou decrescentes, ter módulos
completos 2N ou ter apenas um módulo < , ser autorreciclável ou parar automaticamente em
algum estado predeterminado.

Um contador, como o nome implica, serve para contar. As coisas contadas são chamadas pulsos
de clock, e esses pulsos podem representar vários tipos de eventos, podem ser ciclos de um sinal
em uma divisão de frequência ou ser segundos, minutos e horas de um dia para um relógio
digital. Eles podem indicar que um item se moveu na esteira de alimentação em uma fábrica ou
que um carro passou por um local específico na estrada.
 Máquinas de estado
O termo máquina de estado é empregado mais habitualmente para descrever outros tipos de
circuitos sequenciais. Eles podem ter um padrão de contagem irregular, como o circuito de
controle de um motor de passo. O objetivo desse projeto é acionar um motor de passo, de modo
que ele gire em passos angulares precisos. O circuito de controle tem que produzir a sequência de
estados específica para aquele movimento, em vez de contar numericamente.

Há muitas aplicações em que não estamos interessados no valor binário específico para cada
estado, porque usamos a lógica de decodificação apropriada para identificar estados específicos
de interesse e gerar sinais de saída desejados. A distinção geral entre os dois termos é que um
contador em geral conta eventos, enquanto uma máquina de estado costuma ser usada para
controlar eventos. O termo descritivo correto depende de como queremos usar o circuito
sequencial.
 Máquinas de estado
O diagrama em bloco mostrado na Figura 7.59 pode representar uma máquina de estado ou um
contador. A saída produzida por um contador ou uma máquina de estado pode vir diretamente das
saídas do flip-flop ou alguns circuitos lógicos, como indicado no diagrama em bloco, podem ser
necessários.

As duas variações são

chamadas de modelo
Mealy de circuito
sequencial e modelo
Moore. No Mealy, os
sinais de saída também
são controlados por
sinais de entrada
adicionais, enquanto o
Moore não possui
controle externo para os
sinais de saída gerados.
 Máquinas de estado
Modelo Moore

A saída do modelo
Moore é função apenas
do estado atual do flip-
flop. Um exemplo de um
projeto de tipo modelo
Moore é o circuito de
módulo 5 decodificado
na Figura 7.52.

As saídas de um circuito
de tipo Moore são
completamente síncronas
em relação ao clock do
circuito.
 Máquinas de estado
Modelo Mealy

O projeto de contador BCD

na Figura 7.58 é um projeto
de tipo modelo Mealy, por
causa da saída externa
(enable) que controla a saída
de decodificação do estado
terminal (tc).

Saídas produzidas por um

circuito de tipo Mealy podem
mudar assincronamente. A
entrada enable não é síncrona
em relação ao clock do
sistema de módulo 10.
 Máquinas de estado
Modelo Mealy
 Capítulo 9
Circuitos Lógicos MSI
(Integração em Média Escala)
Seções 9.1 a 9.10
 Decodificadores
• Os sistemas digitais obtêm dados codificados em binário e informações que, de
alguma maneira, são continuamente submetidas a operações.

• Algumas das operações incluem: (1) decodificação e codificação; (2)

multiplexação; (3) demultiplexação; (4) comparação; (5) conversão de código;
(6) barramento de dados.

• Todas essas operações têm sido facilitadas pela disponibilidade de numerosos

circuitos integrados (CIs) na categoria MSI (medium-scale-integration).
 Decodificadores
• Um decodificador é um circuito lógico que recebe um conjunto de entradas que
representa um número binário e ativa apenas a saída que corresponde ao número
recebido. Um circuito decodificador analisa as entradas, determina o número binário
que está presente e ativa a saída correspondente ao número na entrada.

• Visto que cada uma das N entradas pode ser 0 ou 1, existem 2N possibilidades de
combinações, ou códigos, de entrada.

• Para cada uma dessas combinações de entrada, apenas uma das M saídas será ativada
(nível ALTO); todas as outras saídas estarão em nível BAIXO.
 Decodificadores
• Os decodificadores podem ser associados a contadores para detectar os estados do contador.

• Nesse tipo de aplicação, os FFs fornecem o código binário de entrada para o decodificador.
 Decodificadores
Entradas ENABLE (HABILITAÇÃO)

Alguns decodificadores têm uma ou mais entradas enable que são usadas para controlar a
operação deles. Imagine que o decodificador tenha uma linha enable comum conectada em cada
porta com quatro entradas.
 Decodificadores
Entradas ENABLE
(HABILITAÇÃO)

Diagrama lógico para o

decodificador 74ALS138
como ele aparece no Data
Book TTL Fairchild.

Observe que ele tem

saídas com portas NAND,
de modo que elas são
ativas em nível BAIXO.
 Decodificadores
Exemplo 9.1
Indique os estados das saídas do 74ALS138 para cada um dos seguintes conjuntos de
entradas:

(a) E3 = E2 = 1, E1 = 0, A2 = A1 = 1, A0 = 0.

(b) E3 = 1, E2 = E1 = 0, A2 = 0, A1 = A0 = 1.
 Decodificadores
Exemplo 9.2
A figura mostra como quatro CIs 74ALS138 e um INVERSOR podem ser configurados
para funcionar como um decodificador 1 de 32. Os decodificadores são nomeados de Z1 a
Z4 para facilitar a identificação, e as oito saídas, a partir de cada CI, são combinadas
formando 32 saídas. Um código de entrada de cinco bits, A4A3A2A1A0, ativará apenas
uma das 32 saídas para cada um dos 32 códigos de entrada possíveis.

(a) Qual faixa será ativada

para A4A3A2A1A0 = 01101?

(b) Qual faixa de código de

entrada ativará o CI Z4?
 Decodificadores
Decodificadores BCD para decimal

Diagrama lógico para um 7442.

Cada saída vai para nível BAIXO

apenas quando a entrada BCD
correspondente é aplicada.

Para as combinações de entrada

que forem inválidas para BCD,
nenhuma das saídas será ativada.

Esse decodificador também pode ser

denominado decodificador 4 de 10
ou decodificador 1 de 10.
 Decodificadores
Decodificador/driver BCD para decimal

• O CI TTL 7445 é um decodificador/driver BCD para decimal.

• O termo driver é acrescentado a essa descrição pelo fato de o CI ter saídas capazes de operar
com valores limite de correntes e tensões maiores do que os de uma saída TTL comum.

• As saídas do CI 7445 são capazes de absorver até 80 mA no estado BAIXO e podem ser
levadas até 30 V no estado ALTO. Acionamento de LEDs, lâmpadas ou motores CC.

Aplicações de decodificadores

• Os decodificadores são usados sempre que uma saída, ou grupo de saídas, tem que ser ativada
apenas na ocorrência de uma combinação específica de níveis de entrada.

• Quando as entradas do decodificador vêm de um contador que recebe pulsos continuamente,

as saídas do decodificador são ativadas sequencialmente e podem ser usadas como sinais de
temporização ou sequenciamento para ligar ou desligar dispositivos em determinados
momentos.
 Decodificadores BCD para 7 Segmentos
• A maioria dos equipamentos digitais possui algum meio de apresentação de informações em
uma forma que pode ser prontamente entendida pelo usuário.

• Essas informações são frequentemente dados numéricos, mas também podem ser
alfanuméricos (números e letras).

• Um dos métodos mais simples e populares para apresentação de dígitos numéricos usa uma
configuração de sete segmentos para formar os caracteres decimais de 0 a 9 e, algumas vezes,
os caracteres hexadecimais de A a F.
 Decodificadores BCD para 7 Segmentos
Uma configuração comum usa diodos emissores de luz (LEDs) para cada segmento.
Controlando-se a corrente em cada LED, alguns segmentos acendem e outros ficam
apagados, de modo que seja formado o padrão do caractere desejado.

Diodos são dispositivos

em estado sólido que
permitem que a corrente
passe por eles em um
sentido, mas bloqueiam
o outro sentido.
 Decodificadores BCD para 7 Segmentos
Displays de LEDs anodo comum versus catodo comum
O display de LEDs usado no circuito da figura é do tipo anodo comum porque os anodos de todos
os segmentos são conectados juntos em VCC.

Outro tipo de display de

LEDs de 7 segmentos
usa uma configuração
catodo comum na qual
os catodos de todos os
segmentos são
conectados juntos em
GND.
 Displays de Cristal Líquido
• Um display de LEDs gera ou emite energia luminosa conforme a corrente passa pelos
segmentos individuais.

• Um display de cristal líquido (liquid-crystal display – LCD) controla a reflexão da luz

disponível. Esta luz pode ser simplesmente a luz ambiente, tal como a luz do sol ou a
iluminação artificial normal; LCDs reflexivos usam a luz ambiente.

• A luz também pode ser fornecida por uma pequena fonte luminosa que faz parte da unidade
de display; LCDs backlit usam esse método.

• Em qualquer caso, os LCDs obtiveram grande aceitação em virtude do seu baixo consumo de
potência comparado com o dos LEDs, especialmente em equipamentos que operam com
baterias, tais como calculadoras, relógios digitais e instrumentos eletrônicos portáteis de
medição.
 Displays de Cristal Líquido
Basicamente, os LCDs operam a partir de uma tensão baixa (normalmente de 3 a 15 V rms) e
sinais CA de baixa frequência (25 a 60 Hz) e absorvem uma corrente pequena. Eles são
frequentemente configurados como displays de 7 segmentos para leituras numéricas. A tensão CA
necessária para ligar o segmento é aplicada entre o segmento e o backplane, que é comum para
todos os segmentos. O segmento e o backplane formam um capacitor que absorve uma corrente
muito pequena, desde que a frequência CA seja mantida baixa.
 Displays de Cristal Líquido
Acionando um LCD

Um segmento de um LCD será ligado quando

uma tensão CA for aplicada entre o segmento
e o backplane e estará desligado quando não
houver tensão entre os dois.
Em vez de gerar um sinal CA, é uma prática
comum produzir a tensão CA requerida
aplicando ondas quadradas fora de fase ao
segmento e ao backplane.
Uma onda quadrada de 40 Hz é aplicada ao
backplane e também em uma das entradas da
XOR CMOS 74HC86. A outra entrada é a
entrada de controle que determina se o
segmento estará ON ou OFF.
 Displays de Cristal Líquido
Tipos de LCDs
Cristais líquidos estão disponíveis como displays numéricos decimais de 7
segmentos com vários dígitos. Eles podem ter tamanhos diversos e muitos caracteres
especiais, como dois-pontos (:) para displays de relógios, indicadores + e – para
voltímetros digitais, vírgula decimal para calculadoras e indicadores de bateria
descarregada, visto que muitos dispositivos LCD são alimentados por bateria.
Um tipo de LCD mais complicado, porém prontamente disponível, é o módulo de
LCD alfanumérico. Esses módulos são disponibilizados por diversos fabricantes em
vários formatos, tais como o de 1 linha por 16 caracteres até o de 4 linhas por 40
caracteres. A interface para esses módulos tem de ser padronizada para que um
módulo LCD de qualquer fabricante use o mesmo formato de dados e sinais.
Outros módulos de LCD permitem ao usuário criar um display gráfico por meio do
controle individual dos pontos da tela, denominados pixels. Cada pixel em um
display colorido é, na realidade, feito com três subpixels. Esses subpixels controlam
a luz que passa pelos filtros vermelho, verde ou azul para produzir a cor de cada
pixel. Em uma tela LCD de 640 por 480 existiriam 640 x 3 conexões para as colunas
e 480 conexões para as linhas, em um total de 2.400 conexões para o LCD.
 Displays de Cristal Líquido
Tipos de LCDs
Os avanços na tecnologia para displays LCD têm aumentado a velocidade em que os
pixels podem ser ligados ou desligados. As telas antigas eram denominadas Twisted Nematic
(TN) ou Super Twisted Nematic (STN). Esses dispositivos são conhecidos como LCDs passivos.

Em vez de usar um backplane uniforme como

os displays LCD de 7 segmentos, eles têm
linhas paralelas condutoras fabricadas sobre
duas peças de vidros. As duas folhas de vidro são
usadas para conter o material de cristal líquido
com as linhas condutoras dispostas em 90 graus,
formando uma malha de linhas e colunas. A
interseção de cada linha e coluna forma um
pixel. Displays de matriz passiva são muito
lentos para desligar.
 Displays de Cristal Líquido
Tipos de LCDs

Os displays mais recentes são denominados LCDs TFT de matriz ativa.

A expressão matriz ativa significa que é usado um elemento ativo no display para comutar o pixel
na operação de ligá-lo e desligá-lo.

O componente ativo é um transistor de filme fino (thin film transistor – TFT) que é fabricado
diretamente sobre uma peça de vidro.
 Codificadores
A maioria dos decodificadores aceita um código de entrada e produz um nível ALTO (ou
BAIXO) em uma e somente uma linha de saída. Em outras palavras, podemos dizer que um
decodificador identifica, reconhece ou detecta um código específico.

O oposto desse processo de decodificação é chamado codificação e é realizado por um circuito

lógico denominado codificador. Um codificador tem um certo número de linhas de entrada, em
que somente uma delas é ativada por vez, e produz um código de saída de N bits, dependendo de
qual entrada está ativada.

A Figura 9.12 mostra o diagrama geral

para um codificador com M entradas e N
saídas. Nesse caso, as entradas são
ativadas em nível ALTO, o que significa
que estão normalmente em nível BAIXO.
 Codificadores
Um decodificador binário para octal (decodificador de 3 linhas para 8 linhas) aceita um código
de entrada de três bits e ativa uma dentre oito linhas de saída correspondente a esse código.
Um codificador octal para binário (codificador de 8 linhas para 3 linhas) realiza a função
oposta: ele aceita oito linhas de entrada e produz um código de saída de três bits correspondente à
entrada ativada.
 Codificadores
Codificadores de prioridades

O último exemplo identificou uma desvantagem do circuito codificador simples mostrado na

Figura 9.13, quando mais de uma entrada for ativada de cada vez.

Uma versão modificada desse circuito, denominada codificador de prioridade, inclui a lógica
necessária para garantir que, quando duas ou mais entradas forem ativadas, o código de saída
corresponderá à entrada como número mais alto.

Por exemplo, quando ambas as entradas A3 e A5 estiverem no nível BAIXO, o código da saída
será 101 (5). De modo similar, quando A6, A2 e A0 estiverem no nível BAIXO, o código da saída
será 110 (6).
 Codificadores
Codificador de prioridade decimal para BCD 74147
Ele tem nove entradas ativas em nível BAIXO representando os dígitos decimais de 1 a 9 e
produz um código BCD invertido correspondente à entrada de número mais alto ativada.
A primeira linha da tabela mostra todas as entradas no estado inativo ALTO. Para essa condição,
as saídas são 1111, que é o inverso de 0000, o código BCD para 0.
 Codificadores
Codificador de chaves

As 10 chaves poderiam ser as teclas do

teclado de uma calculadora representando os
dígitos de 0 a 9.
As chaves são normalmente do tipo aberto;
assim, as entradas do codificador estão todas
normalmente em nível ALTO e a saída BCD
é 0000 (observe os INVERSORES).
Quando a tecla de um dígito é pressionada,
o circuito produz o código BCD para aquele
dígito. Visto que o 74LS147 é um
codificador de prioridade, teclas
pressionadas simultaneamente produzirão o
código BCD para a tecla de maior número.
 Análise de defeitos
Exemplo 9.7

Uma técnica testa o circuito mostrado na figura usando um conjunto de chaves para gerar o
código de entrada em A4. a A0. Ela gera cada código possível de entrada e verifica a saída
correspondente decodificada para verificar se foi ativada. Ela observa que todas as saídas ímpares
respondem corretamente, mas as pares falham quando os códigos são aplicados. Quais são os
defeitos mais prováveis?
 Análise de defeitos
Exemplo 9.7

O que as saídas pares têm em comum? Os códigos de entrada para várias delas estão relacionadas
na Tabela 9.2.
 Multiplexadores (Seletores de Dados)
Um sistema de som moderno pode ter uma chave que seleciona música de uma das quatro fontes:
fita cassete, compact disc (CD), rádio ou uma entrada auxiliar tal como o áudio de videocassete
(VCR) ou DVD.
Essa chave seleciona um dos sinais eletrônicos dessas quatro fontes e o envia para o amplificador
de potência e alto-falantes. Em termos simples, isso é o que um multiplexador (MUX) faz:
seleciona um dos diversos sinais de entrada e o transfere para a saída.

Um multiplexador digital
ou seletor de dados é um
circuito lógico que recebe
diversos dados digitais de
entrada e seleciona um
deles, em um determinado
instante, para transferi-lo
para a saída.
 Multiplexadores (Seletores de Dados)
Multiplexador básico de duas entradas
A Figura 9.19 mostra o circuito lógico para um multiplexador de duas entradas com entradas de
dados I0 e I1 e entrada de SELEÇÃO S.
O nível lógico aplicado na entrada de SELEÇÃO determina a porta AND que será habilitada, de
modo que o dado de entrada passe pela porta OR para a saída Z.
 Multiplexadores (Seletores de Dados)
Multiplexador de quatro entradas
Nesse caso, existem quatro entradas, que são seletivamente transmitidas para a saída de acordo
com as quatro combinações possíveis para as entradas de seleção S1S0.

Cada entrada de dados é selecionada com uma

combinação diferente de níveis nas entradas de
seleção.
 Multiplexadores (Seletores de Dados)
MUX quádruplo de duas entradas
(74ALS157/HC157)

O 74ALS157 é um multiplexador
muito útil que contém quatro
multiplexadores de duas entradas.
 Aplicações de Multiplexadores
Roteamento de dados

Multiplexadores podem rotear

dados de diversas fontes para
um destino.

Uma aplicação típica usa

multiplexadores 74ALS157
para selecionar e apresentar o
conteúdo de dois contadores
BCD usando um único
conjunto de decodificador/
driver e display de LEDs.
 Aplicações de Multiplexadores
Geração de funções lógicas

Multiplexadores podem ser usados para implementar funções lógicas diretamente da tabela-
verdade sem a necessidade de simplificação.

Quando um multiplexador é usado com essa finalidade, as entradas de seleção são usadas como
as variáveis lógicas, e cada dado de entrada é conectado permanentemente em nível ALTO ou
BAIXO.
 Demultiplexadores (Distribuidores Dados)
Um multiplexador recebe várias entradas e transmite uma delas para a saída.

Um demultiplexador (DEMUX) realiza a operação inversa: ele recebe uma única entrada e a
distribui para várias saídas.

O código de entrada de seleção determina para qual saída de dados o DADO de entrada será
transmitido.
 Demultiplexadores (Distribuidores Dados)
Demultiplexador de 1 para 8 linhas

A única linha I de entrada de dados é conectada

em todas as oito portas AND, mas apenas uma
dessas portas será habilitada pelas linhas de
entrada de SELEÇÃO.

Por exemplo, com S2S1S0 = 000, apenas a porta

AND 0 será habilitada, e a entrada de dados I
aparecerá na saída O0.
 Demultiplexadores (Distribuidores Dados)
Sistema de monitoração de segurança

Considere o caso de um sistema de monitoração de segurança de uma planta industrial em que o

estado aberto ou fechado de várias
portas deve ser monitorado.

Cada porta controla o estado de uma

chave, e é necessário mostrar o esta-
do de cada chave por meio de LEDs
que estão montados em um painel
remoto de monitoração na sala dos
seguranças.

Uma solução que reduziria a quanti-

dade de fios para o painel de monito-
ração, usa uma combinação multiple-
xador/demultiplexador.
 Demultiplexadores (Distribuidores Dados)
Exemplo 9.11
Analise cuidadosamente o diagrama mostrado na figura e descreva sua operação completa.
 Mais análise de defeitos
Exemplo 9.12
Considere o circuito mostrado na figura. Um teste realizado nesse circuito gerou os resultados
mostrados na tabela. Qual é o provável defeito do circuito?
 Comparador de magnitude
Outro elemento útil da categoria CIs MSI é o comparador de magnitude, circuito lógico
combinacional que compara duas quantidades binárias e gera saídas para indicar qual tem a maior
magnitude.

Entradas de dados
O 74HC85 compara dois números binários de quatro bits sem sinal. Um deles é A3A2A1A0,
denominado palavra A; o outro é B3B2B1B0, denominado palavra B.
Saídas
O 74HC85 tem três saídas ativas em nível
ALTO.
A saída OA>B estará em nível ALTO
quando a magnitude da palavra A
for maior que a da palavra B.
Comparador de magnitude