Universidade Federal do Rio de Janeiro

Bacharelado em Ciência da Computação - DCC/IM

Arquitetura de
Computadores II
Multithreading

Prof. Gabriel P. Silva

Introdução

Muitos dos sistemas operacionais modernos suportam o

conceito de threads, ou seja, tarefas independentes
dentro de um mesmo processo que podem ser
executadas em paralelo ou de forma intercalada no
tempo, dentro do esquema tradicional de time-sharing.
Nesses sistemas, uma aplicação é descrita por um
processo composto de várias threads.
As threads de um mesmo processo compartilham o
espaço de endereçamento de memória, arquivos abertos
e outros recursos que caracterizam o contexto global de
um processo como um todo.
Cada thread, no entanto, tem seu próprio contexto
específico, normalmente caracterizado pelo conjunto de
registradores em uso, contador de programas e palavra
de status do processador.

1
Introdução

O contexto específico de uma thread é semelhante ao

contexto de uma função e, conseqüentemente, a troca
de contexto entre threads implica no salvamento e
recuperação de contextos relativamente leves, a
exemplo do que ocorre numa chamada de função dentro
de um programa.
Este fato é o principal atrativo em favor do uso de
threads para se implementar um dado conjunto de
tarefas em contraposição ao uso de múltiplos processos.
A comunicação entre tarefas é grandemente
simplificada numa implementação baseada em threads,
uma vez que neste caso as tarefas compartilham o
espaço de endereçamento de memória do processo
como um todo que engloba as threads, eliminando a
necessidade do uso de esquemas especiais, mais
restritos e, usualmente, mais lentos de comunicação
entre processos providos pelos sistemas operacionais.

Introdução

As arquiteturas multithreading procuram reduzir o

“overhead” na troca de contexto entre threads,
escondendo ou reduzindo o efeito negativo da latência
de certas operações demoradas realizadas pelo
processador.
Os múltiplos contextos de threads nos processadores
são criados através da replicação dos elementos de
hardware que caracterizam cada contexto, tipicamente:
o banco de registradores, o contador de programas e a
palavra de status do processador.
Os modelos de arquitetura baseados nesta técnica são:
„ multithreading de granulosidade fina
„ multithreading de granulosidade grossa
„ multithreading simultâneo

2
Granulosidade Fina

O processador troca de contexto em todo ciclo.

Apenas uma instrução de cada contexto está
presente no pipeline a cada instante de tempo.
Lógica de controle do pipeline é bastante
simplificada pois não existem dependências de
dados e de controle Î pipeline pode ser mais
rápido.
Overhead para troca de contexto é nulo.
No mínimo, o número de contextos deve ser
igual ao de estágios do pipeline. Mas, em geral,
um número muito grande de contextos deve ser
suportado em hardware para tornar a
arquitetura efetiva.

Granulosidade Fina

O desempenho de código sequencial (com uma

única thread) é ruim.
Exemplo: Arquitetura MTA da Tera
„ Suporta 120 contextos
„ Pipeline com 21 estágios
„ Não possui cache de dados
„ 32 registradores e 1 PC por contexto

3
Granulosidade Grossa

Arquiteturas dessa classe se dividem em:

„ Estáticas:
Š Mecanismo Implícito: a troca de contexto é feita
quando certas instruções (load, store, branch, etc.) são
encontradas.
Š Mecanismo Explícito: quando instruções explícitas de
troca de contexto são encontradas. O overhead de troca
de contexto é 1 se a instrução é descartada no estágio
de busca e zero se for executada.
„ Dinâmicas: o processador troca de contexto quando
ocorre uma operação de longa latência (falha na
cache, sincronização, etc.). O overhead de troca de
contexto é proporcional à profundidade no pipeline
do estágio que dispara a troca de contexto, já que as
instruções posteriores no pipeline devem ser
anuladas.

Granulosidade Grossa

Um número não muito grande de contextos (4

a 32) é suportado
Exemplo: SPARCLE (Máquina Alewife do MIT)
„ Baseado na arquitetura SPARC
„ Suporta 4 contextos cada um com 40 registradores
(2 janelas da arquitetura SPARC)
„ Overhead de troca de contexto de 14 ciclos
„ Troca de contexto se dá quando há falha na cache ou
em caso de falha em instruções sincronização.

4
Granulosidade Grossa

Eficiência do Multithreading

Determinada fundamentalmente pelos

seguintes fatores:
„ Número de contextos suportados:
Š Maior número de contextos Î menores chances
do processador parar por não ter mais nenhuma
thread que possa continuar executando Î
aumenta o custo de hardware Î só é efetivo se a
aplicação comportar um grau de paralelismo alto
„ Overhead para realizar a troca de contexto x
latência típica a ser ocultada
Š Aspecto a ser considerado em arquiteturas
baseadas em multithreading de granulosidade
grossa, em que a técnica só é efetiva se a troca de
contexto é efetuada em um número menor de
ciclos do que o gasto nas operações cuja latência
deva ser ocultada

5
Eficiência do Multithreading

Determinada fundamentalmente pelos

seguintes fatores:
„ Comportamento da aplicação
Š Define com que freqüência operações de alta
latência ocorrem. Para freqüências altas, a técnica
de multithreading tem dificuldades em sobrepor a
execução em um contexto com operações de
longa latência de vários outros contextos.

Multithreading Simultâneo

SMT é uma técnica que permite múltiplas threads

despacharem múltiplas instruções a cada ciclo para
unidades funcionais de um processador superescalar.
SMT combina a capacidade de despacho de múltiplas
instruções das arquiteturas superescalares, com a
habilidade de esconder latência das arquiteturas
multithreading.
A cada instante de tempo instruções de diferentes
threads podem estar sendo executadas
simultaneamente
Busca reduzir o número de slots de despacho não
ocupados a cada ciclo (elevado em arquiteturas
multithreading) e o número de ciclos em que nenhuma
instrução é despachada (elevado em arquiteturas
superescalares)

6
Multithreading Simultâneo

As arquiteturas SMT podem ser de três tipos

básicos (Tullsen, ISCA95):
„ Full Simultaneous issue: modelo ideal, mas de difícil
realização, onde não há restrição sobre o número de
instruções de cada thread que pode ser despachada a
cada ciclo
„ Limited Simultaneous Issue: apenas um número
limitado (1 a 4 tipicamente) de instruções de cada
thread pode ser despachado a cada ciclo
„ Limited Connection: restringem o número de
unidades funcionais de cada tipo que podem estar
conectadas a cada contexto

Multithreading Simultâneo

7
Multithreading Simultâneo

Algumas mudanças são necessárias

para o suporte a SMT
„ Múltiplos PCs
„ Pilhas de retornos separadas para cada
thread
„ Identificação da thread em cada entrada do
branch target buffer (BTAC)
„ Um banco de registradores grande, com
registradores para as threads e
registradores adicionais para renomeação
„ Dois estágios no pipeline para acesso aos
registradores

Multithreading Simultâneo

Os dois estágios necessários para

acesso aos registradores tem um
impacto no pipeline
„ Necessidade de mais um nível de bypass
„ Aumento da distância entre a busca e a
execução
Š Um ciclo a mais em caso de falha na predição de
desvio
Š Aumento da permanência das instruções de um
caminho errado após a descoberta de erro na
predição do desvio
„ Aumento do tempo mínimo que um
registrador está ocupado

8
Multithreading x Superescalar

Processador Superescalar

9
Processador c/ Multithreading Simultâneo

Multithreading Simultâneo

A alternativa mais usual ao SMT, para aproveitamento

da área em silício é o uso de multiprocessadores em um
mesmo chip.
Ainda não há um consenso sobre qual dessas
implementações oferece os melhores resultados, ainda
há muito o que pesquisar.
Um dos problemas encontrados, em quaisquer dessas
implementações, é na maior utilização da memória,
diminuição na taxa de acerto da cache de instruções e
do mecanismo de predição de desvios, devido a
interferência entre as várias threads/processos em
execução.
A Intel lançou recentemente uma arquitetura SMT, com
o nome de hyperthreading, em que um único
processador físico aparece como sendo dois
processadores lógicos para o programador e sistema
operacional.

10
Hyperthreading Xeon

Processadores sem Hyperthreading

A figura acima mostra um sistema com dois

processadores que NÃO possuem tecnologia
hyperthreading.

11
Processadores com Hyperthreading

A figura acima mostra um sistema multiprocessador

com dois processadores físicos com tecnologia
multithreading. Com duas cópias do estado
arquitetural em cada processador físico, o sistema
parece ter 4 processadores lógicos.

Detalhes de Implementação

A Intel está tornando disponível no processador Intel

Xeon, com dois processadores lógicos por processador
físico.
Esta implementação da tecnologia “hyperthreading”
adicionou menos que 5% ao tamanho total do chip em
relação ao consumo, mas pode oferecer ganhos de
desempenhos maiores que isso.
Cada processador lógico mantém uma cópia completa do
estado arquitetural .
De ponto de vista do software um processador aparece
como sendo dois processadores.
O número de transistores necessários para armazenar o
estado arquitetural é uma fração extremamente pequena
do total.

12
Detalhes de Implementação

Processadores compartilham todos os recursos

no processador físico, tais como caches,
unidades de execução, preditores de desvio,
lógica de controle e barramentos.

Cada processador lógico tem seu próprio

controlador de interrupção. Interrupções
enviadas para um controlador lógico específico
são manipuladas por cada processador lógico.

Diagrama da Microarquitetura

13
Busca de Instruções

Trace Cache hit

Busca de Instruções

Trace Cache Miss

14
Execução Fora-de-Ordem

Desempenho

15
Desempenho

16