1

Prática 07 - Registradores e contadores

Nome do autor: Gabriel Rodrigues da Silva
Afiliação do autor: curso de engenharia elétrica - UFPI
E-mail: gsgabriel018@[Link]

Resumo - O presente relatório trata • Projetar Registradores de armazena-

da construção de circuitos contadores mento, Registadores de Deslocamento e
sı́ncronos e assı́ncronos, além da dedução Registradores de Contagem;
e análise dos seus estágios por meio de
• Projetar Circuitos sequenciais usando
mapa K. Estes circuitos foram implementa-
Registradores na forma de circuitos
dos por meio de flip-flops ou registradores
MSI;
encapsulados em circuitos integrados.

Palavras-chave - Flip-flop, registradores,

contadores, J-K, clock, etc. II Material Utilizado

Abstract - This report deals with the cons- • CI 7400, CI 7474, CI 74112;

truction of synchronous and asynchronous

• Módulo didático: kit de eletrônica digi-
counter circuits, in addition to the deduc-
tal DX101;
tion and analysis of their stages using a
K map. These circuits were implemented • jumpers.
using flip-flops or registers encapsulated in
integrated circuits.
III Resumo
Key words - Flip-flop, registers, counters, J-
K, clock, etc. III.1 Introdução

Flip-Flops são amplamente utilizados em

aplicações que se destinam a armazenagem de
I Objetivos
dados e informações. O grupo de flip-flops
• Descrever um circuito sequencial por (FF) que se destinam a armazenar esses dados
meio do Diagrama de Transição de Es- são conhecidos como registradores. Diferen-
tados e analisa-los por meio de Diagra- temente dos contadores, registradores não tem
mas de Tempos; uma sequência de estados especı́fica.
 2

”O registrador é um subsistema sequencial nha de transmissão. A saı́da gerada, por sua

constituı́do basicamente por flip-flops e que vez, também é serial.
serve para a manipulação e armazenamento A operação de armazenamento serial é reali-
de dados.”(LOURENÇO et al., 2009, p. 215). zada através da aplicação de pulsos de clock,
Registradores podem ser classificados em di- fazendo com que as informações, bit a bit,
ferentes tipos a depender de como os dados que chegam à entrada serial sejam deslocados
são tratados: de forma serial ou paralela. a cada pulso de clock.
Registradores com entrada serial/saı́da pa-
Figura 1: Movimentos básicos de dados em
registradores de deslocamento. ralela possuem funcionamento semelhante ao

(a) Entrada serial/saı́da serial.

anterior. A diferença reside na forma na qual
os bits de dados são obtidos na saı́da do re-
gistrador. Uma vez armazenado os dados, as
saı́das são disponibilizadas simultaneamente.
Este circuito também é conhecido como con-
(b) Entrada serial/saı́da paralela.
versor série-paralelo.
Para um registrador com entrada para-
lela/saı́da serial os bits são inseridos simul-
taneamente nos seus respectivos estágios em
linhas paralelas. Uma vez que os dados este-
(c) Entrada paralela/saı́da serial.
jam armazenados, a saı́da é feita serialmente.
O circuito também é denominado conversor
paralelo-série.
No registrador com entrada paralela/saı́da
(d) Entrada paralela/saı́da paralela. paralela, imediatamente em seguida à entrada
de todos os bits de dados, esses aparecem nas
saı́das em paralelo.

III.2 Montagens

Parte I
1ª Montagem: Contador binário assı́ncrono

O registrador com entrada/saı́da serial a) Descrição do funcionamento: Na pri-

aceita dados seriais - um bit por vez numa li- meira montagem será implementado um
 3

contador assı́ncrono de módulo 8, cujo Figura 3: Digrama de estados para a 1ª mon-

tagem.
ciclo de contagem inicia-se no estado
000, indo até 111. O circuito lógico está
disposto na Fig. 2. Foi utilizado o CI
74112.

Figura 2: Circuito lógico para a 1ª montagem.

Figura 4: Digrama de tempo para a 1ª monta-

gem.

A variável clear está conectada nas en-

tradas CLR dos três fli-flops J-K, de
modo que seja possı́vel reiniciar (clear
= 0) a contagem do estado 000 a qual- b) Diagrama elétrico:
quer momento. Para clear = 1, a conta- Figura 5: Digrama eletrico para a 1ª monta-
gem será iniciada quando iniciar = 1. gem.

Por se tratar de um contador assı́ncrono,

o sinal de clock é aplicado, diretamente,
apenas na entrada do primeiro FF (da
esquerda para direita). A saı́da Q deste
é levada à entrada CLK do segundo FF,
cuja saı́da Q será levada a entrada Clk
do terceiro FF. Como cada flip-flop fun-
ciona como um divisor de frequência,
a saı́da Q do último FF terá 1/8 da
frequência original aplicada. c) Verificação do funcionamento:
 4

Tabela 1: Tabela para a montagem 1 A expressão para o detector foi dedu-

zida a partir do mapa de Karnaugh para
Estados Contagem verificação
as saidas do primeiro e terceiro flip-
1 000
flops (S0 e S2 ) e a variável clear (C).
2 001
3 010 Tabela 2: Mapa K para o detector de estado
4 011
S¯1 S¯2 S¯1 S2 S1 S2 S1 S¯2
5 100
C 0 0 0 0
6 101
C 1 1 0 1
7 110
8 111

Y = C(S0 S2 ). (1)
Parte II

d) Descrição de funcionamento: a partir Figura 7: Diagrama de estado da montagem 1

- Parte II.
do circucito já implementado será mon-
tado um contador assı́ncrono de módulo
5 (000 até 100). O circuito está disposto
na Fig. 6.

Figura 6: Circuito lógico para a 1ª montagem

- Parte II.

e) Verificação do funcionamento - Parte ii:

Tabela 3: Verificação para montagem 1 parte

ii

Estados Contagem verificação

1 000
2 001
3 010
Um ”detector de estado”implementado
4 011
com portas NAND do CI 7400 foi acres-
5 100
centado ao circuito de modo que, no es-
tado 101 o ciclo do contador imediata-
mente reiniciado. 2ª Montagem: Contador binário sı́ncrono
 5

a) Descrição do funcionamento: Na 2ª Tabela 5: Entradas em função das saı́das da

tabela 4.
será implementado um contador binário
sı́ncrono de módulo 6, logo, é um conta- Entradas
dor que possui 6 estágios: 000 até 101. Jc Kc Jb Kb Ja Ka
0 x 0 x 1 x
0 x 1 x x 1
0 x x 0 1 x
1 x x 1 x 1
x 0 0 x 1 x
Serão empregados 3 flip-flops J-K, o
x 1 0 x x 1
que significa que o circuito suporta N ≤
x x x x x x
2n estágios, onde n é a quantidade de
x x x x x x
FFs.

Como as entradas J e K dos flip-flops

são as saı́das do circuito combinacio-
nal, utilizaremos as condições de irre-
levância para simplificar as expressões
lógicas por meio de 6 mapas de Kar-
naugh.

Tabela 6: Mapa para entrada Jc

Tabela 4: Tabela verdade para o contador de
módulo 6 Q̄b Q̄a Q̄b Qa Qb Qa Qb Q̄a

Sat S f ut Q̄c 0 0 1 0

Qc Qb Qa Qc Qb Qa Qc x x x x

0 0 0 0 0 1
0 0 1 0 1 0
0 1 0 0 1 1 Jc = Qb Qa . (2)
0 1 1 1 0 0
Tabela 7: Mapa para entrada Kc
1 0 0 1 0 1
1 0 1 0 0 0 Q̄b Q̄a Q̄b Qa Qb Qa Qb Q̄a
1 1 0 x x x Q̄c x x x x
1 1 1 x x x Qc 0 1 x x
 6

Kc = Qa . (3) Ka = 1. (7)

Tabela 8: Mapa para entrada Jb Note que os ciclos fora da contagem

(110 e 111), estados secundários, po-
Q̄b Q̄a Q̄b Qa Qb Qa Qb Q̄a
dem ser encontradas ao substiruir seus
Q̄c 0 1 x x
valores nas equações encontradas. O
Qc 0 0 x x
diagrama de estado para o contador de
módulo 6 está na Fig. 8b.

Figura 8: Circuito lógico e diagrama de esta-

Jb = Qc Qa . (4) dos
(a)
Tabela 9: Mapa para entrada Kb

Q̄b Q̄a Q̄b Qa Qb Qa Qb Q̄a

Q̄c x x 1 0
Qc x x x x

Kb = Qa . (5)

(b)
Tabela 10: Mapa para entrada Ja

Q̄b Q̄a Q̄b Qa Qb Qa Qb Q̄a

Q̄c 1 x x 1
Qc 1 x x x

Ja = 1. (6)

Tabela 11: Mapa para entrada Ka

O circuito será construı́do com dois Ci
Q̄b Q̄a Q̄b Qa Qb Qa Qb Q̄a 74112. A variável reset reinicia a conta-
Q̄c x 1 1 x gem a partir do estado inicial 000.
Qc x 1 x x
b) Diagrama elétrico:
 7

Figura 9: Circuito elétrico para a 2ª monta- Figura 10: Circuito lógico para a 3ª monta-
gem. gem.

c) Verificação do funcionamento:

Tabela 12: verificação para montagem 2

O modo de carregamento (load) é ativo
Estados Contagem verificação quando há nı́vel lógico 0 no pino 9 do

1 000 CI. Este modo permite configurar valo-

2 001 res para as saı́das por meio das entradas

3 010 A, B, C e D.

4 011
A saı́da QD (pino 11) foi conectada
5 100
às entradas seriais (pinos 2 e 3) do
6 101
CI de modo que, quando na função
shift, obtenha-se um funcionamento ca-
3ª Montagem: Contador Johnson
racterı́stico de um contador em anel in-
a) Descrição do funcionamento: na 3ª
vertido.
montagem foi implementado um conta-
dor Johnson, também conhecido como
Figura 11: Diagrama de tempo para 3ª mon-
contador em anel. O circuito foi tagem.
construı́do por meio de um registrador
de deslocamento de quatro bits, o CI
74195, que apresenta dois modos de
operação: carregamento paralelo e des-
locamento.
 8

Figura 12: Diagrama de estado para 3ª mon- Tabela 13: verificação para montagem 3
tagem.
Estados Contagem verificação
1 0000
2 1000
3 1100
4 1110
5 1111
6 0111
7 0011
8 0001

b) Diagrama elétrico: 4ª Montagem: Contador de módulo 1000

a) Descrição do funcionamento: na 4ª
Figura 13: Circuito elétrico para a 3ª monta- montagem foi implementado um con-
gem.
tador de módulo 1000, a partir do CI
74190 que, por sua vez, é um conta-
dor BCD sı́ncrono reversı́vel, ou seja, é
possı́vel configurar uma ordem de con-
tagem.

b) Diagrama elétrico:

Figura 14: Circuito elétrico para a 4ª monta-

gem.

c) Verificação do funcionamento:
Figura 15: Circuito lógico para a 4ª montagem.
9
 10

IV Discussões e Conclusões Figura 16: Bloco funcional.

c) Descrever os dois modos de se ob-

ter um contador módulo 10. Dar
os circuitos lógicos e os elétricos,
indicando como a entrada reste 0
e reste 9 devem ser ligadas. Dar
as sequências de contagem corres-
pondentes.

d) Descrever como obter um conta-

dor módulo 5. Dar o circuito

V Questões lógico e o elétrico.

1. Para o CI 7490 – contador década:

Referências

a) Listar as funções realizadas; [1] TOCCI, Ronald Jr.;WIDNER, Neal, S.;

MOSS, Gregory L. Sistemas Digitais:
O CI 7490 é um contador década
princı́pios e aplicações. 11ed. Pearson
que possui duas entradas de clock
Prentice Hall, 2011.
acionadas por borda de descida.
As entradas R0(1) e R0(2) em [2] FLOYD, Thomas L. Sistemas Digitais:
nı́vel alto zera as saı́das do conta- fundamentos e aplicações. 9ed. Porto
dor; R9(1) e R9(2) seta as saı́das Alegre: Bookman, 2007.
em 1001.
[3] GERALDI, Renato; Morais, Gláucio
b) Dar o circuito lógico em termos de R. de. Normas da ABNT: citações
blocos funcionais; e referências. Disponı́vel em:
 11

[Link] tila de latex: programa especial de trei-

br/#!/laboratorio-editorial/ namento. Niterói-RJ: 2004. Disponı́vel
procedimentos-publicacoes/ em: [Link]
normas-da-abnt--citacoes-e- sarajane/wp-content/uploads/
referencias/. Acesso em: 28 nov. 2024. 2016/10/[Link].
Acesso em: 28 nov. 2024.
[4] Universidade Federal Fluminense. Apos-