Scribd
Carregar
2 visualizações1 página

Comparativo entre RISC e CISC

O documento compara as arquiteturas RISC e CISC, destacando que RISC utiliza um conjunto reduzido de instruções com execução em um único ciclo de clock e ênfase em registradores, enquanto CISC possui um conjunto maior de instruções complexas que exigem múltiplos ciclos de clock e mais referências à memória. RISC é mais rápido e simples em hardware, mas ocupa mais espaço na memória, enquanto CISC é mais lento e tem hardware mais complexo. A microprogramação é uma característica essencial do CISC, mas ausente no RISC.

Enviado por

dvcosta
Direitos autorais
© All Rights Reserved
Levamos muito a sério os direitos de conteúdo. Se você suspeita que este conteúdo é seu, reivindique-o aqui.
Formatos disponíveis
Baixe no formato DOCX, PDF, TXT ou leia on-line no Scribd
2 visualizações1 página

Comparativo entre RISC e CISC

O documento compara as arquiteturas RISC e CISC, destacando que RISC utiliza um conjunto reduzido de instruções com execução em um único ciclo de clock e ênfase em registradores, enquanto CISC possui um conjunto maior de instruções complexas que exigem múltiplos ciclos de clock e mais referências à memória. RISC é mais rápido e simples em hardware, mas ocupa mais espaço na memória, enquanto CISC é mais lento e tem hardware mais complexo. A microprogramação é uma característica essencial do CISC, mas ausente no RISC.

Enviado por

dvcosta
Direitos autorais
© All Rights Reserved
Levamos muito a sério os direitos de conteúdo. Se você suspeita que este conteúdo é seu, reivindique-o aqui.
Formatos disponíveis
Baixe no formato DOCX, PDF, TXT ou leia on-line no Scribd

RISC – Reduced Instruction Set Computer (Computador de Conjunto de Instruções Reduzidos

- As operações são do tipo Registro-Registro;

- Conjunto reduzido de instruções; (Quadrix/CRA-PR/2019) (AVANÇASP/Pref. Morungaba/2023)

- Instruções executadas em um único ciclo de clock, ou seja, poucos ciclos de máquina;


(ESAF/SUSEP/2010) (VUNESP/UNESP/2013) (Quadrix/CRA-PR/2019)

- Arquiteturas RISC tendem a enfatizar referências aos registradores no lugar de referências à memória.
Utilizam quantidade excessiva de registradores; (IADES/PC-DF/2016)

- Possuem menos operações e são mais previsíveis; (CESPE/TRF6/2025)

- Utiliza a instrução LOAD e STORE quando necessita de utilizar a memória.


- Load and Store suportam 3 modos de endereçamento:
- Register Indirect Addressing;
- Register Indirect With Immediate Index Addressing;
- Register Indirect Index Addressing;
- Uso intenso do pipeline;

- A arquitetura RISC não dispõe da microprogramação; (FCC/TRE-AM/2010)

- Instruções executada pelo HW;


- Instruções de fácil decodificação;
- Ocupa MAIS espaço na memória e exige programação mais difícil
- Não possuem instruções de multiplicação ou divisão;
- Complexidade transferida para o compilador;
- Mais rápidos; HW mais simples;

CISC – Complex Instruction Set Computer (Computador de Conjunto de Instruções Complexo)

- Conjunto grande de instruções. Possui uma maior densidade de código a ser executado;
(CESPE/TJ-PA/2020)

- Instruções complexas com formatos irregulares; (CESPE/CORREIOS/2011) (QUDRIX/CRA-PR/2019)

- Instruções executadas em vários ciclos de clock;

- Qualquer instrução pode referenciar a memória;

- Poucos registradores, assim realiza mais referências à memória; (IADES/PC-DF/2016)

- Programas curtos e mais simples;

- Não utiliza pipeline; (IADES/PC-DF/2016) (IDCAP/IDR Maricá/2023)

- Utiliza grande quantidade de registradores;

- Complexidade no microcódigo. A microprogramação é essencial para a arquitetura CISC. A arquitetura


RISC não dispõe da microprogramação; (ESAF/SUSEP/2010) (FCC/TER-AM/2010)

- Mais lento;

- HW mais complexo;

Você também pode gostar