UNIVERSIDADE FEDERAL DE ITAJUBÁ

CAMPUS – ITAJUBÁ

ELETRÔNICA DIGITAL I
4a Atividade de Relatório

Aluno: ________________________________ Matrícula:

Data: / / Turma: 1 2 3 4 5 6

1) Considere a figura 1 como sendo a representação

básica de um somador/subtrador completo de um
bit, onde AK, BK e Cin são dígitos binários (1 bit).

Conforme a tabela 1, a entrada de seleção F

define uma das duas funções que o circuito
executa. Figura 1

Tabela 1
FUNÇÃO SELEÇÃO SAÍDAS
F SK Cout
Somador 0 AK + BK + Cin carry decorrente de ( AK + BK + Cin )
Subtrador 1 AK − BK − Cin borrow decorrente de ( AK − BK − Cin )
onde: símbolo “+” corresponde a operação aritmética de adição
símbolo “−” corresponde a operação aritmética de subtração

Utilizando portas lógicas AND, OR e XOR de duas entradas. Projete o circuito da

figura 1 e efetue a sua simulação usando o software Quartus. (25 pontos)

Observações:
q No projeto devem constar os itens abaixo, obrigatoriamente. (10)
◊ Tabela verdade do circuito.
◊ Desenvolvimento das funções lógicas do circuito a serem simuladas.
◊ Desenho do circuito usando o editor gráfico do Quartus.
q O processo de simulação tem que contemplar os itens abaixo. (15)
◊ As orientações especificadas no arquivo de instruções.
◊ A simulação de todas as combinações possíveis entre os sinais de entrada.
◊ O tempo de simulação igual a 16 [μs].
◊ O tamanho da grade de simulação igual a 1 [μs].
2) Considere a figura 2 como sendo a representação
ADD/SUB 2
básica de uma unidade aritmética de 2 (dois) bits,
Cin
onde A = A1A0 e B = B1B0 são números binários
de 2 (dois) bits. A1
A0 S1
A entrada Cin é um número binário de 1 bit que B1 S0
pode representar um carry ou um borrow de B0 Cout
entrada, de acordo com o estado da linha F. F
Por sua vez, a entrada de seleção F define,
conforme a tabela 2, a operação aritmética
(F = 0 ══► adição, F = 1 ══► subtração) que Figura 2
o circuito executa sobre os números binários
A = A1A0 e B = B1B0.

Tabela 2
SELEÇÃO SAÍDAS
F S = S1S0 Cout
0 A1A0 + B1B0 + Cin carry decorrente de (A1A0 + B1B0 + Cin)
1 A1A0 − B1B0 − Cin borrow decorrente de (A1A0 − B1B0 − Cin)
onde: símbolo “+” corresponde a operação aritmética de adição
símbolo “−” corresponde a operação aritmética de subtração

Utilizando apenas o circuito elaborado na questão 1, como um componente de

biblioteca do software Quartus. Projete o circuito da figura 2 e efetue a sua
simulação usando o software Quartus. (15 pontos)

Observações:
q Não é necessário nenhum desenvolvimento teórico do projeto.

q Pode-se utilizar mais de um componente que representa o circuito da

questão 1 (figura 1).
q Para criar um componente de biblioteca a partir de um circuito, veja no
arquivo de Tutorial do Quartus o tópico 18 (TRANSFORMANDO CIRCUITO EM
COMPONENTE DE BIBLIOTECA).
◊ Copie para a pasta do projeto, o arquivo do esquema elétrico do circuito
(Block Design File – bdf) elaborado na questão 1.
◊ Crie o arquivo de símbolo do bloco (Block Symbol File – bsf) para o arquivo
do esquema elétrico do circuito (bdf), conforme o tutorial.
◊ Utilize o componente criado a partir da biblioteca.
 q O processo de simulação tem que contemplar os itens abaixo.
◊ As orientações especificadas no arquivo de instruções.
◊ O desenho do circuito usando o editor gráfico do Quartus. (3)
◊ Uma simulação de operações de adições, envolvendo todas as
combinações entre os sinais de entrada A1A0 e B1B0 com Cin = 0. (3)
◊ Uma simulação de operações de adições, envolvendo todas as
combinações entre os sinais de entrada A1A0 e B1B0 com Cin = 1. (3)
◊ Uma simulação de operações de subtração, envolvendo todas as
combinações entre os sinais de entrada A1A0 e B1B0 com Cin = 0. (3)
◊ Uma simulação de operações de subtração, envolvendo todas as
combinações entre os sinais de entrada A1A0 e B1B0 com Cin = 1. (3)
◊ O tempo de simulação igual a 16 [μs], tanto para as simulações de adição
como para as simulações de subtração.
◊ O tamanho da grade de simulação igual a 1 [μs] em todas as simulações.
◊ Os agrupamentos dos sinais A1A0, B1B0 e S1S0, com formato binário.

3) Considere a figura 3.1 como sendo a representação básica de uma unidade

lógica de 1 (um) bit, onde A e B são dígitos binários (1 bit).
As entradas F1 e F0 definem operações que a unidade lógica realiza sobre os
dígitos binários A e B, conforme a tabela 3.1.

Utilizando um multiplexador de 4×1, como o da figura 3.2, um inversor (NOT) e

portas lógicas básicas AND, OR e XOR de duas entradas. Projete o circuito da
figura 3.1 e efetue a sua simulação usando o software Quartus. (10 pontos)

Observações:
q Não é necessário nenhum desenvolvimento teórico do projeto.

q O processo de simulação tem que contemplar os itens abaixo.

◊ As orientações especificadas no arquivo de instruções.
◊ O desenho do circuito usando o editor gráfico do Quartus.
◊ A simulação das combinações indicadas na tabela 3.2 a cada 1 [μs]. A
simulação tem que seguir a sequência de valores da tabela 3.2.
◊ O tempo de simulação igual a 14 [μs].
◊ O tamanho da grade de simulação igual a 1 [μs].
◊ Utilize como multiplexador, o componente da biblioteca localizado no
caminho indicado abaixo e siga as etapas descritas a seguir, para criar o
multiplexador.
► Libraries ► .../altera/... ► megafunctions ► gates ► lpm_mux
Nota: As entradas de seleção do multiplexador estão na forma de barramento, veja
no arquivo de Tutorial do Quartus o tópico 16 (trabalhando com barramentos).
 Tabela 3.1
LINHAS DE SELEÇÃO SAÍDA
F1 F0 S
0 0 not A
0 1 B and A
1 0 B or A
1 1 B xor A
Figura 3.1 Tabela Verdade da Unidade Lógica

LINHAS DE SELEÇÃO SAÍDA

Z1 Z0 Y
0 0 E0
0 1 E1
1 0 E2
1 1 E3
Tabela Verdade do multiplexador
Figura 3.2

Etapas para criar o multiplexador 4×1:

data inputs = 4
wide data inputs = 1
No
Verilog HDL [Next] [Finish]

[Finish] [No]
 Tabela 3.2 – tabela de valores para simulação
A 0 1 0 0 1 1 0 0 1 1 0 0 1 1
B 1 0 0 1 0 1 0 1 0 1 0 1 0 1
F1F0 00 01 10 11

4) Sejam A = A3A2A1A0, B = B3B2B1B0 e S = S3S2S1S0, números binários de

4 bits na forma de complemento de dois.

Utilizando apenas um circuito integrado 74283 e portas lógicas XOR de 2

(duas) entradas, projete um somador/subtrador completo de 4 (quatro) bits.
Em seguida, efetue a sua simulação usando o software Quartus. (25 pontos)

O circuito somador/subtrador de 4 bits tem que possuir as características

abaixo.
● Linhas de entrada:
A3 A2 A1 A0 número binário sinalizado de 4 bits (A = A3A2A1A0)
B3 B2 B1 B0 número binário sinalizado de 4 bits (B = B3B2B1B0)
Cin carry de entrada
F linha de seleção de operação ( 0 = adição, 1 = subtração )
● Linhas de saída:
S3 S2 S1 S0 número binário sinalizado de 4 bits (S = S3S2S1S0)
Cout carry decorrente da adição ou (F = 0)
borrow decorrente da subtração (F = 1)

● Operação:
Para F = 0 Cout S3 S2 S1 S0 = A3 A2 A1 A0 + B3 B2 B1 B0 + Cin
Para F = 1 Cout S3 S2 S1 S0 = A3 A2 A1 A0 − B3 B2 B1 B0 − Cin

Observações:
q No projeto devem constar os itens abaixo, obrigatoriamente. (5)
◊ Desenvolvimento teórico.
◊ O desenho do circuito usando o editor gráfico do Quartus.
q A folha de dados do CI74283 se encontra no arquivo de anexos.

q No software Quartus, o circuito integrado 74283 pode ser obtido da

biblioteca seguindo o caminho abaixo.
► Libraries ► .../altera/... ► others ► maxplux2
 q O processo de simulação tem que contemplar os itens abaixo.
◊ As orientações especificadas no arquivo de instruções.
◊ A simulação das operações de adição (F=0) entre os valores indicados na
tabela 4. A simulação tem que seguir a sequência de valores apresentada
da tabela. (10)
◊ A simulação das operações de subtração (F=1) entre os valores indicados
na tabela 4. A simulação tem que seguir a sequência de valores
apresentada da tabela. (10)
◊ O tempo de simulação igual a 14 [μs], tanto para a simulação de adições
como para a simulação de subtrações.
◊ O tamanho da grade de simulação igual a 1 [μs] em todas as simulações.
◊ Os agrupamentos dos sinais A3A2A1A0, B3B2B1B0 e S3S2S1S0, com
formato binário.

Tabela 4 – tabela de valores para simulação

A 1001 1111 0110 1001 0000 1111 0000 0110 0001 0110 1001 1111 0111 0110
B 0110 0001 0110 1001 0000 1111 0000 1001 1111 0110 1001 1111 0000 0111
Cin 0 0 0 0 0 0 1 1 1 1 1 1 1 1

5) Sejam A = A3A2A1A0 e B = B3B2B1B0 dígitos decimais codificados em

binário (BCD8421).

Utilizando apenas circuitos integrados 74283 e portas lógicas AND e OR de 2

(duas) entradas, projete um somador BCD de 1 (um) dígito, com entrada (Cin)
e saída (Cout) de carry, para somar os dígitos BCDs A e B, mais o valor da
entrada de carry (A + B + Cin). Em seguida, efetue a sua simulação usando o
software Quartus. (25 pontos)

Observações:
q O circuito tem que possuir uma entrada de carry denominada Cin.

q O circuito tem que possuir uma saída de carry denominada Cout.

q No projeto devem constar os itens abaixo, obrigatoriamente. (10)

◊ Tabela verdade do circuito.
◊ Desenvolvimento das funções lógicas do circuito a ser simulado.
◊ O desenho do circuito usando o editor gráfico do Quartus.
q No software Quartus, o circuito integrado 74283 pode ser obtido da
biblioteca seguindo o caminho abaixo.
► Libraries ► .../altera/... ► others ► maxplux2
 q A folha de dados do CI74283 se encontra no arquivo de anexos.
q O processo de simulação tem que contemplar os itens abaixo. (15)
◊ As orientações especificadas no arquivo de instruções.
◊ A simulação das combinações indicadas na tabela 5 a cada 1 [μs]. A
simulação tem que seguir a sequência de valores da tabela.
◊ O tempo de simulação igual a 7 [μs].
◊ O tamanho da grade de simulação igual a 1 [μs].
◊ Os sinais referentes ao dígito BCD A (A3A2A1A0) têm que estar
agrupados em um barramento denominado A[3..0].
◊ Os sinais referentes ao dígito BCD B (B3B2B1B0) têm que estar
agrupados em um barramento denominado B[3..0].
◊ Os sinais referentes ao resultado da soma entre os dígitos BCDs A e B,
têm que estar agrupados em um barramento denominado S[3..0].
◊ Os agrupamentos dos bits relacionados aos dígitos BCDs A e B, têm que
estar com formato binário. Assim como do resultado da soma.
q Para trabalhar com barramentos, veja no arquivo de Tutorial do Quartus o
tópico 16 (TRABALHANDO COM BARRAMENTOS).

Tabela 5 – tabela de valores para simulação

A = A3A2A1A0 0000 0001 0101 0110 0111 1001 1001
B = B3B2B1B0 0000 0111 0011 0100 1000 1001 1001
Cin 1 0 1 0 1 0 1