Escola Superior de Ciências Náutica
Departamento de Máquinas
Licenciatura em Engenharia Electromecânica
4ELM-110
Sistemas Digitais
TEMA:
Relatório de trabalho laboratorial (Multiplexador/ Demultiplexador);
Discente:
Gilberto Mavulule Junior;
Jonas David Chilengue;
Miralino Tivane.
Shelsea Sibumbe
Docente:
__________________
(Eng. Elso Guilengue)
Maputo, Setembro de 2022
Índic
e
Escola Superior de Ciências Náutica........................................................................................................1
1.1. Objectivo geral............................................................................................................................4
1.2. Objectivos específicos.................................................................................................................4
Funcionamento do Projecto........................................................................................................................5
2. Multiplexadores ou Multiplexers (Mux)..............................................................................................5
2.1. Tabela de verdade do multiplexador............................................................................................5
3. Demultiplexador..................................................................................................................................6
3.1. Tabela de verdade do demultiplexador........................................................................................6
4. Tabela de verdade do multiplexador................................................................................................8
5. Tabela de verdade do demultiplexador............................................................................................8
Tarefa_03: Central de Comutação de “Chamadas”
Grupo 1
N Multiplexadores e
0 Demultiplexadores
1 Gilberto Mavulule Junior
2 Shelsia Marcela dos Anjos Sibumbe
3 Jonas David Chilengue
Linhas de Seleção Linhas de Seleção
Usuários Usuários
Arménio Pedro
MUX DEMUX
Dickson Aurélio
Canal
Fernando Esnaider
DEMUX MUX
Ivan Houston
Figura 1
Parte I – Resolver o problema.
Problema
Projectar os circuitos multiplexador e demultiplexador para o sistema da figura 1 (semelhante
a uma central telefónica), de tal forma que haja comunicação entre os usuários em função dos
códigos presentes nas linhas de selecção.
a) Apresentar as tabelas de verdade que representam o funcionamento dos circuitos, as
simplicação das expressões algébricas e o circuito lógico correspondente (completo);
b) Implementar o sistema usando circuitos integrados comerciais (CI) disponíveis (apresentar as
respectivas tabelas de verdade, os diagramas de pinagem e diagramas lógicos).
Parte II – Verificar a solução.
a) Simular o funcionamento do circuito através de um SW de simulação de circuitos (livewire,
Proteus, ou outro);
4|Página
b) Construir o circuito físico em laboratório e verificar o seu funcionamento;
c) Apresentar análise e resultados de experimentos em um formato de relatório escrito de tal
forma que uma pessoa com qualificação técnica possa seguir e obter resultados semelhantes.
1.1. Objectivo geral:
Construir um circuito Mux e Demux de forma a alinhar as aulas teóricas á práctica.
1.2. Objectivos específicos:
Analisar o problema dado;
Estabelecer convenções;
Montar as tabelas de verdade para cada parte do circuito;
Desenhar os circuitos lógicos;
Verificar a solução, e;
Construir e apresentar o circuito lógico através de circuitos integrado (CI ' s ).
5|Página
Funcionamento do Projecto
O circuito deste projecto funciona em dois sentidos, ou seja, os remetentes podem por sua vez
tornar-se receptores e vice-versa, daí que sua construção compreenderá duas fases. A primeira
será a emissão de dados do Mux para o Demux em um sentido ( ABCD para EFGH ) e a seguinte
será no sentido contrário ( EFGH para ABCD). Para este projecto deve-se assumir que:
Input/ Descrição Output/ Descrição
Outpu Input
t
A Arménio E Pedro
B Dickson F Aurélio
C Fernando G Esnaider
D Ivan H Houston
2. Multiplexadores ou Multiplexers (Mux)
Multiplex significa muitos em um. Trata-se de um circuito digital combinatório com múltiplas
entradas e saída única. É constituído por dois circuitos em que um é o de informação (dados) e o
outro de selecção (selectores).
A funcionalidade do Mux é basicamente de escolher e seleccionar uma de n entradas de
cada vez.
O circuito de informação é o conjunto de entradas e saídas. As entradas são colocadas uma de
cada vez à saída por divisão de tempo.
2.1. Tabela de verdade do multiplexador
S0 S1 Saídas (Z)
0 0 A
0 1 B
1 0 C
1 1 D
Z=S 0 S 1 A+ S 0 S1 B+ S 0 S 1 C+ S 0 S1 D
6|Página
Diagrama lógico do multiplexador (4 para 1).
Figura 1. Ilustração do diagrama lógico do multiplexador (4 para 1).
3. Demultiplexador
O circuito demultiplexador é o circuito inverso do circuito multiplexador. Este tem uma entrada
e várias saídas. A diferença deste com o Mux está apenas no sentido da informação. Enquanto a
expressão lógica para o multiplexador está na forma de soma-de-produtos das expressões
parciais, o demultiplexador usa as expressões parciais.
3.1. Tabela de verdade do demultiplexador
S1 Saídas (Z) Z 0=S 0 S 1 E
0 0 E Z1 =S 0 S 1 F
0 1 F Z2 =S 0 S 1 G
1 0 G Z3 =S 0 S 1 H
1 1 H
Expressões parciais
7|Página
diagrama lógico do demultiplexador (1 para 4).
Figura 2. Ilustração do diagrama lógico do demultiplexador (1 para 4).
Nas figuras acima pode-se ver a lógica por de trás da construção dos diagramas e já se disse que
o circuito Mux tem várias entradas e uma saída e, esta é a entrada do circuito Demux que
caracteriza-se por ter uma entrada e várias saídas. Na Figura abaixo está ilustrado o circuito que
é a fusão do Mux e Demux.
8|Página
Figura 3. Ilustração do diagrama Mux e Demux no sentido ABCD para EFGH .
4. Tabela de verdade do multiplexador
S0 S1 Saídas (Z)
0 0 E
0 1 F
1 0 G
1 1 H
Z=S 0 S 1 E+ S 0 S1 F+ S 0 S1 G+ S 0 S 1 H
Figura 4. Ilustração do diagrama lógico do multiplexador (4 para 1).
5. Tabela de verdade do demultiplexador
S0 S1 Saídas (Z) Exp. parciais
0 0 A Z 0=S 0 S 1 A
0 1 B
1 0 C Z1 =S 0 S 1 B
1 1 D
Z2 =S 0 S 1 C
Z3 =S 0 S 1 D
9|Página
Figura 5. Ilustração do diagrama lógico do demultiplexador (1 para 4).
Na figura abaixo está ilustrado o circuito que é a fusão do Mux e Demux no sentido EFGH para
ABCD .
Figura 6. Ilustração do diagrama Mux e Demux no sentido EFGH para ABCD .
10 | P á g i n a
⇔
Figura 7. Ilustração do diagrama
Mux a Demux completo.
Figura 8. Ilustração da simulação 6 (comunicação entre o elemento [ E ] e [ A ]).
Para a execução deste projecto usamos os seguintes circuitos integrados:
a) 74LS04 (CI com 6 portas NOT)
11 | P á g i n a
Figura 9. Ilustração do circuito integrado 74LS04.
b) 74LS08 (CI com 4 portas AND de duas entradas)
Figura 10. Ilustração do circuito integrado 74LS08.
c) 74LS32 (CI com 4 portas OR de duas entradas)
Figura 11. Ilustração do circuito integrado 74LS32.
NB: O circuito simulado usa circuitos integrados OR, AND e NOT e não os Mux e Demux como
se esperava que fosse. Isso deveu-se as limitações do simulador usado, mas eles fornecem o
mesmo resultado final
12 | P á g i n a
13 | P á g i n a