Arquitetura e Organização de
Computadores
RISC x CISC
Prof. Me. Jakson Ferreira
j [Link]@[Link]
Contextualização
▪ Pesquisas na área da computação tem sido eficazes para evolução
do hardware, trazendo melhorias, tais como:
▪ Velocidade de operações.
▪ Pipelining.
▪ Superescalar.
▪ Processamento paralelo.
▪ Memória cache.
▪ Largura da palavra – 32 para 64 bits.
▪ Por outro lado, o software não tem evoluído na mesma proporção.
A falta de bons programadores é uma das causas.
Gap Semântico
▪ Embora o software não tenha evoluído em termos de custo/benefício como o
hardware, linguagens de programação foram surgindo para atender o modo como
o ser humano raciocina e se comunica. São as linguagens de alto nível.
▪ Tais linguagens se afastam cada vez mais da simplicidade e primitivismo do
hardware.
▪ A separação cada vez maior entre os comandos de linguagem de alto nível dos
comandos de linguagem de máquina configura o Gap Semântico. Um comando
em linguagem de alto nível, significa várias instruções de máquina.
Arquitetura CISC
▪ Para diminuir o GAP Semântico, as indústrias de computadores
(DEC, IBM) aumentaram a quantidade de instruções de máquina em
seus processadores.
▪ Em 1980 esse tipo de arquitetura foi chamado de CISC: Complex
Instruction Set Computers ou Computadores de conjunto de
instruções complexas.
▪ A ideia de aumentar o número de instruções também serviria para
facilitar a construção de compiladores.
▪ Arquiteturas da IBM, Intel, AMD seguiram a linha CISC.
Pesquisas sobre execução de Instruções
Pesquisas demonstraram que o caminho para reduzir o gap era a
construção de instruções mais simples, pois a maior parte das
instruções executadas por um programa, são as mais comuns.
Arquitetura RISC
▪ As pesquisas levaram a proposta de um novo conjunto de instruções,
que fossem mais simples e executassem mais rapidamente.
▪ RISC = Reduced Instruction Set Computer ou Computador de
conjunto de instruções reduzidas.
▪ Elementos básicos:
▪ Pequeno conjunto de Instruções.
▪ Execução otimizada de chamadas de função.
▪ Menor quantidade de modos de endereçamento.
▪ Uso intenso de pipelining.
▪ Execução rápida de cada instrução.
Arquitetura RISC
Pipeline
▪ É uma técnica de implementação de processadores que permite a sobreposição
temporal das diversas fases de execução das instruções.
▪ Aumenta o número de instruções executadas simultaneamente e a taxa de
instruções iniciadas e terminadas por unidade de tempo.
▪ O pipeline não reduz o tempo gasto para completar cada instrução
individualmente.
Exemplo:
Vamos supor uma lavanderia, em que cada etapa possa ser realizada
em 30 minutos:
1) Colocar a roupa na máquina de lavar
2) Depois de lavada, colocá-la na máquina de secar roupa
3) Depois de seca, passar a ferro
4) Depois de passada, arrumá-la no armário
Exemplo sem Pipeline:
Exemplo com Pipeline:
Exemplo:
• Supondo-se que cada uma destas etapas leve 30 minutos para ser
realizada, a lavagem de um cesto de roupas continuará levando 2
horas para ser realizada.
• Entretanto, podemos iniciar a lavagem de um cesto de roupas a cada
30 minutos, até que tenhamos 4 cestos sendo lavados
simultaneamente, um em cada etapa do “pipeline” .
• Depois das primeiras 2 horas, teremos um cesto de roupa lavada a
cada 30 minutos. Ao final do dia teremos lavado muito mais cestos de
roupa do que sem o uso de pipeline.
Comparação: RISC x CISC
Exemplo: Consideremos uma instrução de soma com dois operandos,
um deles armazenado no registrador reg2 e outro na memória.
◦ Arquitetura CISC
◦ ADD Reg1, Reg2, B
◦ O endereço de memória é obtido através de um complexo cálculo, isso traz
gasto de tempo.
◦ Arquitetura RISC
◦ MOV reg2, B
◦ ADD reg1, reg2
◦ São usadas duas instruções, porém, a construção é mais simples, e sua
execução bem mais rápida, de modo que o tempo total será menor.
Comparação: RISC x CISC