CONTADORES ASSÍNCRONOS

O termo assíncrono se refere aos eventos que não têm uma relação temporal fixa entre si e,
geralmente, não ocorrem ao mesmo tempo.
Um contador assíncrono é também conhecido como contador ondulante (ripple counter)é
aquele no qual os flip-flops (FF) que constituem o contador não mudam de estado exatamente ao
mesmo tempo porque eles não têm um pulso de clock comum.
Contador Binário Assíncrono de 2 Bits
A Figura 1 mostra um contador de 2 bits conectado para operação assíncrona. Observe que o
clock (CLK) é aplicado na entrada de clock (C) apenas do primeiro flip-flop (FF0) que é sempre
o bit menos significativo (LSB). O segundo flip-flop (FF1) é disparado pela saída Q0 do FF0. O
FF0 muda de estado na borda positiva de cada pulso de clock, porém FF1 muda apenas quando
disparado por uma transição positiva da saída Q0 do FF0. Devido ao tempo de atraso de
propagação inerente através de um flip-flop, a transição do pulso de clock (CLK) de entrada e a
transição da saída Q0 do FF0 nunca podem mudar exatamente ao mesmo tempo. Portanto, os
dois flip-flops nunca são disparados simultaneamente. Assim, a operação do contador é
assíncrona.

figura 1

O Diagrama de Temporização Vamos examinar a operação básica do contador assíncrono

figura 2
A borda positiva de CLK1 (pulso de clock 1) faz com que a saída Q0 do FF0 vá para o nível
ALTO, conforme mostra a Figura 2. No mesmo instante a saída vai para nível BAIXO, porém
isso não tem efeito no FF1 porque o disparo do flip-flop é na borda positiva. Após a borda de
subida de CLK1, Q0 = 1 e Q1 = 0. A borda positiva de CLK2 faz Q0 comutar para o nível
BAIXO. A saída vai para o nível ALTO e dispara FF1, fazendo Q1 comutar para o nível ALTO.
Após a borda de subida de CLK2, Q0 = 0 e Q1 = 1. A borda positiva de CLK3 faz Q0 comutar
para o nível ALTO novamente. A saída Q0 comuta para o nível BAIXO, não afetando FF1.
Portanto, após a borda de subida de CLK3, Q0 = 1 e Q1 = 1. A borda positiva de CLK4 faz Q0
comutar para o nível BAIXO, enquanto que comuta para o nível ALTO e dispara FF1, fazendo
Q1 comutar para o nível BAIXO. Após a borda de subida de CLK4, Q0 = 0 e Q1 = 0. Agora o
contador reciclou para o seu estado original (os dois flip-flops estavam resetados). O diagrama
de temporização mostra as formas de onda das saídas Q0 e Q1 em relação aos pulsos de clock
conforme ilustrado na Figura 2. Por questão de simplicidade, as transições de Q0, Q1 e dos
pulsos de clock são mostradas como eventos simultâneos nesse contador assíncrono. Existe, é
claro, algum pequeno atraso entre as transições de CLK e Q0 e entre as transições de e Q1.
Observe na Figura 2 que o contador de 2 bits exibe quatro estados diferentes, conforme se
poderia esperar com dois flip-flops (22 = 4). Observe também que se Q0 representa o bit menos
significativo (LSB) e Q1 representa o bit mais significativo (MSB), a seqüência dos estados do
contador representa uma seqüência de números binários conforme listado na Tabela 1.

tabela 1
Atraso de Propagação Os contadores assíncronos são normalmente referidos como contadores
ondulantes (ripple counters) pela seguinte razão: o efeito do pulso de clock na entrada é
“sentido” primeiro pelo FF0. Esse efeito não chega em FF1 imediatamente devido ao atraso de
propagação através de FF0. Então existe um atraso de propagação através de FF1 antes que FF2
possa ser disparado. Portanto, o efeito do pulso de clock na entrada “ondula” através do
contador, durante algum tempo, devido aos atrasos de propagação, até alcançar o último flip-
flop.
Contadores de Década Assíncronos
O módulo de um contador é o número de estados únicos pelos quais o contador estabelece uma
seqüência. O número máximo de estados possíveis (módulo máximo) de um contador é 2n, onde
n é o número de flip-flops do contador. Os contadores podem ser projetados para ter um número
de estados em sua seqüência que é menor que o valor máximo de 2n. Esse tipo de seqüência é
denominada de seqüência truncada.

figura 3

figura 4
REGISTROS

Como vimos o flip-flop pode armazenar durante o periodo em que sua entrada clock for igual a
0, um bit apenas (saída Q). Porem, se necessitarmos guarder uma informação de mais de um bit,
o flip-flop ira tornar-se insuficiente. Para isso utilizamos um Sistema denominado Registrador de
Deslocamento (do ingles Shift Register).

REGISTRADORES DE DESLOCAMENTO

Trata-se de um certo número de flip-flops tipo JK mestre-escrevo ligado de tal forma que as
saídas de cada bloco sejam aplicadas nas entrada J e K respectivas dos flip-flop seguinte, sendo o
primeiro com as entradas ligadas na forma de um flip-flop tipo D. Umas vez que todos os flip-
flops envolvidos actuam como um flip-flop tipo D podemos ter o esquema simplificado.

figura 5
REGISTRADOR SERIE-PARALELO(SIPO)

Os bits de dados são inseridos serialmente (primeiro o bit mais à direita) nesse tipo de registrador
da mesma forma. A diferença está na forma na qual os bits de dados são obtidos na saída do
registrador; num registrador com saída paralela, a saída de cada estágio está disponível. Uma vez
armazenados os dados, cada bit aparece em sua linha de saída respectiva e todos os bits são
disponibilizados simultaneamente, em vez de um bit de cada vez como no registrador com saída
serial.
 figura 6
REGISTRADOR PARALELO- SERIE(PISO)
Para entrarmos com uma informação paralela, necessitamos de um registrador que apresente
entradas entradas Preset Clear, pois é através destas que fazemos com que o Registador armazene
a informação paralela. O Registrador com estas entradas é visto na figura abaixo

figura 7

Primeiramente vamos estudar da entrada ENABLE

ENABLE=0 => funcionamento normal => Pr<=1 mantendo Q

ENABLE =1 => NAND=INVERSORA => PR=compl(PRk) de tal forma que Q<=PRk

Com enable=1 e PR3=3, a entrada PR do flip-flop assumira nivel 1, lógo, a saída Q3 manterà o
seu estado (Q3=0). Com emable=1, a entrada PR do flip-flop assumira nivel 0 forçando a saída a
assumer nivel 1 (Q3=1). Para que o registrador de deslocamento funcione como conversor PISO
necessitamos zera-lo e em seguida, introduzir a informação como já descrito, recolher na saída
Q0 a mesma informação de modo série.

É fácil de notar que a saída Q0 assume primeiramente o valor I0 e a cada descida do pulso de
clock, irá assumir sequencialmente os valores I1, I2 e I3.
REGISTRADOR PARALELO- PARALELO(PIPO)
O registrador com entrada paralela/saída paralela emprega os dois métodos.
Imediatamente em seguida à entrada de todos os bits de dados, esses aparecem nas saídas
em paralelo.