El tt i Digitale

Elettronica
Di it l
Corso di Laurea triennale in
Ingegneria dellInformazione
A.A. 2014/2015

Il transistor MOSFET

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

Sommario
Struttura di un MOSFET
Principio di funzionamento (semplificato)
Caratteristica tensione-corrente
T i
Tensione
di soglia
li

Effetti di canale corto e di alti campi elettrici

Modulazione della lunghezza di canale
Saturazione della velocit

Il MOS come interruttore: resistenza equivalente

Capacit parassite del MOSFET
Modello semplificato delle capacit
Modello semplificato RC di un MOS
Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

Struttura di un MOSFET
Sezione

Vista dallalto

GATE
SOURCE

DRAIN

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

Simbolo circuitale
S
D
G

D
G

MOSFET a canale n
o nMOS

tipo n+

tipo n+
tipo p

S
B
S

D
G

D
G

MOSFET a canale p
o pMOS

tipo p+

tipo p+
tipo n

S
B

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

FUNZIONAMENTO DEL MOSFET:

MODELLO A CANALE LUNGO
Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

Funzionamento: sottosoglia o cut-off

Esempio MOSFET a canale n

VDS

VGS=0V
0V

p+-Si
Si

n+-Si
Si

D
n+-Si
Si

p-Si
Regione di carica spaziale

IDS = 0 indipendentemente da VDS

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

Funzionamento: sottosoglia o cut-off

Esempio MOSFET a canale n
VGS
- +

0V < VGS < VT

p+-Si
Si

n+-Si
Si

VDS

D
n+-Si
Si

p-Si
Regione di carica spaziale aumenta di spessore
(drogante ionizzato, no portatori liberi)

IDS = 0 indipendentemente da VDS

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

Funzionamento: zona lineare

Esempio MOSFET a canale n
VGS
- +

VGS > VT

p+-Si
Si

n+-Si
Si

VDS < VGS - VT

VDS

n+-Si
Si
p-Si

Si forma un canale di elettroni liberi

V 2
W
I DS = kn (VGS VT )VDS DS
L
2

Regione di carica spaziale raggiunge

lestensione massima

kn = nCOX

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

= mobilit dei portatori

COX = capacit dellossido di gate
per unit di area (=R0/t
/ OX)
8

Funzionamento: saturazione
Esempio MOSFET a canale n
VGS
- +

VGS > VT

p+-Si
Si

n+-Si
Si

VDS

D
n+-Si
Si

VDS > VGS - VT

p-Si

Canale di portatori liberi

Regione di carica spaziale

Il canale strozzato al drain

(pinch-off)

1 W
2
I DS = I DSAT = kn (VGS VT )
2
L

La corrente di drain satura al valore massimo:

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

Funzionamento: relazione tensione corrente

600

VGS =2.5V

IDS [A]

500

Lineare

Saturazione

400

VDS = VGS - VT

300

VGS =2.0V
2.0V

200

VGS =1.5V

100

VGS =1.0V

0.5

I DS

1.5
VDS [V]

Esempio: nMOS con VT=0.6V

2.5

1 W
I DS = kn VDS 2
2
L

Modello del MOSFET a canale lungo

(valido se L molto grande >1m)

VGS < VT
0

W
V 2
= kn (VGS VT )VDS DS VGS > VT e VDS < VGS VT
2
L
1 W
kn (VGS VT )2
VGS > VT e VDS > VGS VT
L
2

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

cut off
lineare
saturazione
10

Effetto body: tensione source-substrato

La tensione di soglia dipende dal potenziale del substrato rispetto al source!
VDS
- +
VGS
- +

VSB
- +

p+-Si

n+-Si

D
n+-Si

p-Si
Tensione di soglia:

VT = VT 0 +

VSB + 2F

2F

VT0 = tensione di soglia con VSB = 0

e F sono parametri che dipendono dal drogaggio e dalla capacit dellossido di gate
Questo ffenomeno non visibile
Q
i ibil dei
d i MOSFET di
discretii perch
h il source e il
substrato sono cortocircuitati internamente
Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

11

Effetto body: tensione source-substrato

Tensione di soglia:

VT = VT 0 +

VSB + 2F

2F

2qN
N A Si
Cox

F =

kT N A
ln
q
ni

0.9
0.85
0.8
0.75

VT [V]

0.7
0.65
0.6
0.55
0.5
0 45
0.45
0.4
0

0.5

1.5

2.5

VSB [V]

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

12

Connessione dei substrati

Le giunzioni source-substarto
source substarto e drain-substrato
drain substrato sono diodi:
DEVONO ESSERE SEMPRE IN POLARIZZAZIONE INVERSA

p+-Si

n+-Si

D
n+-Si

nMOS

VB VS < 0 sempre
VB VD < 0 sempre
VB < VS, VD qualunque sia VS e VD
VB deve essere la tensione
pi bassa del circuito!

p-Si

Il substrato degli nMOS deve essere connesso al potenziale di massa!

pMOS

n+-Si
Si

p+-Si
Si

D
p+-Si
Si

n-Si

VS VB < 0 sempre
VD VB < 0 sempre
VB > VS, VD qualunque
l
sia
i VS e VD
VB deve essere la tensione
pi alta del circuito!

Il substrato dei pMOS deve essere connesso al potenziale VDD!

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

13

NON IDEALIT DEL MOSFET:

MODELLO A CANALE CORTO
Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

14

1) Modulazione della lunghezza di canale

VDS = VGS - VT

VGS

VGD = VT

D
Il punto
t di pinch-off
i h ff all drain
d i

VDS > VGS - VT

VGS

VGD < VT

D
Il punto
t di pinch-off
i h ff sii
allontana dal drain
x

Equivale a ridurre la
lunghezza di canale da L a L

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

15

1) Modulazione della lunghezza di canale

1 W
2
I DS = I DSAT = kn (VGS VT )
2
L

Modulazione della
lunghezza di canale

I DS ~

1 W
2
kn
(VGS VT )
2 L'

L ' L (1 VDS )

1
W
1 W
2
2
I DS kn
(VGS VT ) kn (VGS VT ) (1 + VDS )
2 L (1 VDS )
2
L

IDS

I DSAT (1 + VDS )
I DSAT = costante

VDS

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

16

2) Saturazione della velocit

Velocit dei portatori in funziona del campo elettrico
v [cm/s]
vSAT

v = E Relazione ideale campo elettrico - velocit

~107 cm/s
v = f(E) Relazione reale campo elettrico - velocit

EC = ~1.5V/m

E [V/cm]
Qual leffetto sulla relazione I-V ?

EMEDIO = VDS/L
IDS

L = 10m VDS = ECL = 15V

VDS = ECL = 1.5V
L = 1m
L = 0.25m VDS = ECL = 0.375V

VDS
Saturazione prematura della corrente

VDSAT

VGS-VT

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

17

2) Saturazione della velocit

IDS

VGS = VGS2 (alta)

VGS = VGS1 (bassa)

VGS1-VT VDSAT

VGS2-VT

VDS

VGS VT bassa la corrente di saturazione quella prevista dal modello a canale lungo
VGS VT alta la corrente di saturazione inferiore a q
quella p
prevista dal modello a canale lungo
g

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

18

Modello a canale corto

Modello del MOSFET a canale corto
(valido se L molto piccolo, <1m)
IDS
VDS = VGS-VT

VDS = VDSAT
VDSAT = VGS - VT
VDS

VDSAT

I DS

VGS-VT

VGS < VT
0

=
2
k W V V V VMIN 1 + V
(
)
T
MIN
n DS ) VGS > VT
GS
(
n
2
L

VMIN = min (VDS ,VDSAT ,VGS VT )

VT = VT 0 +

cut off
VMIN = VDS lineare
VMIN = VDSAT saturazione di velocit
VMIN = VGS - VT saturazione
t
i

VSB + 2F

2F

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

19

Modello semplificato vs modello SPICE

2.5

x 10

-4

VDS=VDSAT
2

Velocity
Saturated

ID (A)

1.5

Linear
1

VDSAT=VGT
0.5

VDS=VGT
0

0.5

Saturated
1

1.5

2.5

VDS (V)

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

20

Corrente di saturazione

IDSAT

Canale lungo
(quadratico)
I DSAT

1 W
2

kn
VGS VT < VDSAT
(VGS VT )

2
L
=
kn W VDSAT VGS VT VDSAT VGS VT > VDSAT
L
2

Canale corto
(lineare)
0

05
0.5

15
1.5

25
2.5

VGS = VDS [V]

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

21

Transistor pMOS
Modello del MOSFET a canale corto
IDS

Adottiamo:

VDS = VGS-VT

Tensione di soglia VT < 0

Tensione di saturazione VDSAT< 0
Tensioni VGS e VDS < 0

VDS = VDSAT

k p = pCOX > 0

>0
p < 0

VDS

I DS

VGS > VT
0

=
2
k W V V V VMIN 1 + V
(
)
p
GS
T
MIN
p DS ) VGS < VT

2
L

VMIN = min ( VDS , VDSAT , VGS VT

VT = VT 0

VBS + 2F

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

cut off
VMIN = VDS lineare
VMIN = VDSAT saturazione di velocit
VMIN = VGS - VT saturazione
2F

22

Modello del MOSFET a canale corto (nMOS vs pMOS)

G

substrato a 0V
S

IDS

substrato a VDD

k p = pCOX > 0

kn = nCOX > 0

p < 0
p >0

n > 0
n > 0

se VGS > VTn

I DS = 0

se VGS > VTp

T

OFF
ON
V 2
MIN (1 + nVDS )
2

W
I DS = kn n (VGS VTn )VMIN
Ln
VMIN = min (VDS ,VDSATn ,VGS VTn )
VTn = VTn 0 + n

Tensione di soglia VTp < 0

Tensione di saturazione VDSATp < 0

Tensione di soglia: VTn

T >0
Tensione di saturazione VDSATn > 0

se VGS < VTn

IDS

VSB + 2Fn

2Fn

I DS = 0

se VGS < VTp

I DS

OFF
ON

Wp
VMIN 2
= k p
(VGS VTp )VMIN
(1 + pVDS )
Lp
2

VMIN = min VDS , VDSATp , VGS VTp

VTp = VTp 0 p

(V

BS

+ 2Fp

2Fp

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

)
23

IL MOSFET COME INTERRUTTORE:

RESISTENZA EQUIVALENTE
Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

24

Il MOSFET come interruttore

Nelle applicazioni digitali il MOSFET usato come
interruttore ON/OFF

VGS

+
VGS > VTn

Rn

VGS

VGS < VTp

+
S

Rp

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

25

Il MOSFET come interruttore

Esempio: Applicazione tipica di un nMOS
0V
OFF
S

VDD
ON
S

Rn =

Rn
S

VDS

V 2
W
kn (VGS VT )VMIN MIN (1 + nVDS )
L
2

Resistenza non lineare!!!

VMIN = min (VDS ,VDSAT ,VGS VT )

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

26

Il MOSFET come interruttore

Esempio: Applicazione tipica di un nMOS
V

Usiamo valore medio

IDS

VDS
2 DD
Rn =
dVDS

VDD VDD / 2 I DS (VGS = VDD ,VDS )

VGS = VDD

VDD/2

Rn =

3 VDD
4 I DSAT

1 VDD
9

VDS

VDD

I DSAT

1 W
2

kn
VDD VT < VDSAT
(VDD VT )

2
L
=
kn W VDSAT VDD VT VDSAT VDD VT > VDSAT
2

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

27

Resistenza equivalente del MOSFET (nMOS vs pMOS)

G

Rn

Rp

S
S

VGS = VDD
Rn =

I DSATn =

D
D

D
3 VDD 7

1 nVDD
4 I DSATn 9

VGS = VDD
Rp =

n > 0

1 Wn
2
kn
(VDD VTn ) se VDD VTn < VDSAT
2
Ln

W
V

I DSATn = kn n VDSAT VDD VTn DSATn altrimenti

Ln
2

S
3 VDD 7

1 + pVDD
4 I DSATp 9

p < 0

2
1 W
I DSATp = k p p ( VDD VTp ) se VDD VTp > VDSATp
2
Lp

I DSATp = k p

Wp

VDSATp VDD VTp DSATp altrimenti

Lp
2

Parametri tipici per una tecnologia da 0.25m (VDD = 2.5V):

VT0n = 0.43V
VT0p = -0.4V

= 0.4

|2F| = 0.7

VDSATn = 0.63V

kn = 115A/V2

n = 0.06 V-1

VDSATp = -1V

kp = 30A/V2

p = -0.1 V-1

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

28

Fattore di forma e resistenza equivalente

Ipotesi: zona di saturazione di velocit (condizione tipica)
W
V

I DSATn = kn n VDSAT VDD VTn DSATn

Ln
2

I DSATp = k p

Wp

VDSATp

VDSATp VDD VTp

Lp
2

Definiamo:
VDSATpp

I DSATp 0 = k pVDSATp VDD VTp

I DSATn 0 = knVDSAT VDD VTn DSATn

2

(corrente di saturazione per W=L)

Zn =

Wn
Ln

Zp =

I DSATn = Z n I DSATn 0

Rn =

1 3 VDD 7
Rn 0
1 nVDD =
Z n 4 I DSATn 0 9
Zn

I DSATp = Z p I DSATp 0

Rp =

1 3 VDD 7
Rp0
1 + pVDD =
Z p 4 I DSATp 0 9
Zp

Wp
Lp

= fattore di forma

La resistenza equivalente del

MOSFET inversamente
proporzionale al fattore di forma

n > p kn > kp IDSATn0 > IDSATP0 Rn0 < Rp0

Rn0 = 13k
Rp0 = 29k

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

29

CAPACIT PARASSITE IN UN MOS

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

30

Capacit parassite di un MOSFET

gate

Cgs0

Cgd0

Cgc

tOX

source

drain

Csb
xD

xD

LD

source

Cdb

substrato

gate

LD

drain

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

31

Giunzioni source(drain) - substrato

Area della giunzione = W*LD
Capacit per unit di area: Cj0
Csb = C j 0 LDW + C jsw0 (W + 2 LD )
Cdb = C j 0 LDW + C jsw0 (W + 2 LD )

xj
W

LD

LD

Lato con il canale non

viene considerato

Perimetro della giunzione (3lati) = W + 2*LD

(side wall)
C
Capacit
i per unit
i di llunghezza:
h
Cjsw0
Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

32

Capacit di sovrapposizione gate-source e gate-drain

Csw W

tOX

Cox xDW =

0 ox
tox

xDW

xD
CGS 0 = Csw W +
CGD 0 = Csw W +

0 ox

xDW = Csw + 0 ox xD W = CGS 0 W

tox

0 ox

xDW = Csw + 0 ox xD W = CGD 0 W

tox

tox

tox

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

33

Capacit gate-canale
OFF

lineare

saturazione

VDS = 0V

ch
gd

VGS = VDD

Cch

CoxWL

1
CoxWL
2

CoxWL

Cch

C gsch

1
CoxWL
2

ch
gs

ch
C gd

C gb
0V

VT

VGS

VDD

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

2
CoxWL
3

0V
VDS

VGS VT

34

Capacit gate-canale
OFF

lineare

saturazione

ch
C gb
= Cch = CoxWL

1
1
C gsch = Cch = CoxWL
2
2

2
Cgsch = Cch = CoxWL
3

1
1
ch
C gd
= Cch = CoxWL
2
2

ch
C gd
=0

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

35

Capacit in cut-off
G

Cgs

Cgd
Cgb

Csb

Cdb
B

C gs = CGS 0 W

Cgd = CGD0 W
Cgb = Cox LW
Csb = C j 0 LDW + C jsw0 (W + 2 LD ) = ( C j 0 LD + C jsw0 )W + C jsw 0 2 LD
Cdb = C j 0 LDW + C jsw0 (W + 2 LD ) = ( C j 0 LD + C jsw0 )W + C jsw0 2 LD
Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

36

Capacit in lineare
G

Cgs

Cgd
Cgb

Csb

Cdb
B

1
1

C gs = CGS 0 W + CoxWL = CGS 0 + Cox L W

2
2

1
1

C gd = CGD0 W + CoxWL = CGD0 + Cox L W

2
2

Cgb = 0
Csb = ( C j 0 LD + C jsw0 )W + C jsw0 2 LD
Cdb = ( C j 0 LD + C jsw0 )W + C jsw0 2 LD
Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

37

Capacit in saturazione
G

Cgs

Cgd
Cgb

Csb

Cdb
B

2
2

Cgs = CGS 0 W + CoxWL = CGS 0 + Cox L W

3
3

Cgd = CGD0 W
Cgb = 0
Csb = ( C j 0 LD + C jsw0 )W + C jsw0 2 LD
Cdb = ( C j 0 LD + C jsw0 )W + C jsw0 2 LD
Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

38

Semplificazione delle capacit

gate-source e gate-drain
Cgs = Cgs 0 W
Cgd = Cgd 0 W

CGS0 e CGD0 = valori medi

source-subtrato e drain-substrato
Csb = ( C j 0 LD + C jsw0 )W + C jsw0 2 LD

Csb Csb 0W

Cdb = ( C j 0 LD + C jsw0 )W + C jsw0 2 LD

se

Cdb Cdb 0W

C jsw 0 2 LD << ( C j 0 LD + C jsw 0 )W

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

39

Capacit totali dei tre terminali

G

CG
S

CS

CD

CG = Cgs + Cgbb + C gdd = ( C gs 0 + C gdd 0 )W = C g 0W

CS = Cgs + Csb = ( Cgs 0 + Csb 0 )W = Cs 0W
CD = C gd + Cdb = ( Cgd 0 + Cdb 0 )W = Cd 0W

Tutte le capacit sono riferite a massa (substrato dellnMOS)

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

40

Modello semplificato RC
CGD
Rn
G

D
CDB
CGS

G
S
S

CSB

D
Rn
G

Andrea Cester, Elettronica Digitale - Laurea in Ingegneria dell'Informazione

CG

D
CD

41