MAKALAH

“Field Effect Transistor, JFET Kanal N & P, MOSFET, CMOS”

ELEKTRONIKA DASAR

Nama (NIM) : Firman Ilham R. Rifai (231043038)

: Ahamad Asif (231047026)

: Arnaldo Ngongo (231044011)

Jurusan : Teknik Elektro

Dosen Pengampu: Ir. Gatot Santoso, M.T.

JURUSAN TEKNIK ELEKTRO

FAKULTAS TEKNOLOGI INDUSTRI
INSTITUT SAINS & TEKNOLOGI AKPRIND
YOGYAKARTA
2024
 KATA PENGANTAR
Puji syukur penulis panjatkan kehadirat Allah SWT yang telah
melimpahkan rahmat dan hidayah-Nya sehingga penulis dapat mengerjakan dan
menyelesaikan penyusunan makalah ini, meskipun disadari sepenuhnya makalah
ini masih banyak kekurangannya.

Penulisan makalah ini dibuat untuk memenuhi tugas mata kuliah

Elektronika Dasar dan untuk mengetahui lebih lanjut tentang field effect
transistor, JFET kanal n & p, MOSFET, CMOS.

Didalam makalah ini penulis akan membahas tentang definisi field effect
transistor, jenis-jenis field effect transistor, sifat, prinsip kerja serta hal-hal lain
yang berkaitan dengan field effect transistor.

Penulis menyadari bahwa makalah ini masih jauh dari sempurna. Oleh
karena itu, kritik dan saran yang membangun penulis harapkan demi
kesempurnaan makalah ini.

Akhir kata penulis ucapkan sekian dan terima kasih.

Yogyakarta, 23 April 2024

Penulis,
 DAFTAR ISI
KATA PENGANTAR ...................................................................................i

DAFTAR ISI .................................................................................................ii

ABSTRAK ....................................................................................................iii

[Link] .............................................................................1

A. Latar Belakang ......................................................................................1

B. Rumusan Masalah .................................................................................2
C. Tujuan Penulisan ...................................................................................2

[Link] ...............................................................................4

A. Definisi Semikonduktor ........................................................................4

B. Jenis-Jenis atau Klasifikasi Semikonduktor ..........................................5
C. Sifat Bahan Semikonduktor .................................................................14
D. Karakteristik Bahan Semikonduktor ....................................................15
E. Penggunaan Bahan Semikonduktor .....................................................15
F. Prinsip Kerja Semikonduktor ...............................................................22
G. Prinsip Dasar Semikonduktor ...............................................................24
H. Proses Generasi dan Rekombinasi .......................................................25
I. Susunan Atom Semikonduktor .............................................................26
J. Persiapan Bahan Semikonduktor .........................................................28
K. Proses Semikonduktor ..........................................................................30
L. Karakteristik Arus dan Tegangan Dioda semikonduktor .....................31

[Link] ......................................................................................35

A. Kesimpulan ...........................................................................................35
B. Saran .....................................................................................................35

DAFTAR PUSTAKA 36
 BAB I
PENDAHULUAN

A. Latar Belakang
B. Ns
 BAB II
PE\MBAHASAN

A. Field Effect Transistor

a. Junction Gate Field Effect Transistor (JFET)
JFET adalah tipe dari transistor jenis FET. Dan transistor jenis FET
(Transistor efek–medan) adalahsalah satu jenis transistor menggunakan medan
listrik untuk mengendalikan konduktifitas suatu kanaldari jenis pembawa muatan
tunggal dalam bahan semikonduktor. FET kadang-kadang disebut
sebagaitransistor ekakutub untuk membedakan operasi pembawa muatan tunggal
yang dilakukannya denganoperasi dua pembawa muatan pada transistor dwikutub
(BJT)

b. TRANSISTOR JFET

Gambar dibawah menunjukkan struktur transistor JFET kanal n dan kanal

p. Kanal n dibuat dari bahan semikonduktor tipe n dan kanal p dibuat dari
semikonduktor tipe p. Ujung atas dinamakan Drain dan ujung bawah dinamakan
Source. Pada kedua sisi kiri dan kanan terdapat implant semikonduktor yang
berbeda tipe. Terminal kedua sisi implant ini terhubung satu dengan lainnya
secara internal dan dinamakan Gate.

Struktur JFET (a) kanal-n (b) kanal-p

 Istilah field efect (efek medan listrik) sendiri berasal dari prinsip kerja
transistor ini yang berkenaan dengan lapisan deplesi (depletion layer). Lapisan
ini terbentuk antara semikonduktor tipe n dan tipe p, karena bergabungnya
elektron dan hole di sekitar daerah perbatasan. Sama seperti medan listrik, lapisan
deplesi ini bisa membesar atau mengecil tergantung dari tegangan antara gate
dengan source. Pada gambar di atas, lapisan deplesi ditunjukkan dengan warna
kuning di sisi kiri dan kanan.

c. JFET kanal-n

Untuk menjelaskan prinsip kerja transistor JFET lebih jauh akan ditinjau
transistor JFET kanal-n. Drain dan Source transistor ini dibuat dengan
semikonduktor tipe n dan Gate dengan tipe p. Gambar berikut menunjukkan
bagaimana transistor ini di beri tegangan bias. Tegangan bias antara gate dan
source adalah tegangan reverse bias atau disebut bias negatif. Tegangan bias
negatif berarti tegangan gate lebih negatif terhadap source. Perlu catatan, Kedua
gate terhubung satu dengan lainnya (tidak tampak dalam gambar).

Lapisan deplesi jika gate-source biberi bias negatif

Dari gambar di atas, elektron yang mengalir dari source menuju drain
harus melewati lapisan deplesi. Di sini lapisan deplesi berfungsi semacan keran
air. Banyaknya elektron yang mengalir dari source menuju drain tergantung dari
ketebalan lapisan deplesi. Lapisan deplesi bisa menyempit, melebar atau
membuka tergantung dari tegangan gate terhadap source.
 Jika gate semakin negatif terhadap source, maka lapisan deplesi akan
semakin menebal. Lapisan deplesi bisa saja menutup seluruh kanal transistor
bahkan dapat menyentuh drain dan source. Ketika keadaan ini terjadi, tidak ada
arus yang dapat mengalir atau sangat kecil sekali. Jadi jika tegangan gate semakin
negatif terhadap source maka semakin kecil arus yang bisa melewati kanal drain
dan source.

Lapisan deplesi pada saat tegangan gate-source = 0 volt

Jika misalnya tegangan gate dari nilai negatif perlahan-lahan dinaikkan

sampai sama dengan tegangan Source. Ternyata lapisan deplesi mengecil hingga
sampai suatu saat terdapat celah sempit. Arus elektron mulai mengalir melalui
celah sempit ini dan terjadilah konduksi Drain dan Source. Arus yang terjadi pada
keadaan ini adalah arus maksimum yang dapat mengalir berapapun tegangan drain
terhadap source. Hal ini karena celah lapisan deplesi sudah maksimum tidak bisa
lebih lebar lagi. Tegangan gate tidak bisa dinaikkan menjadi positif, karena kalau
nilainya positif maka gate-source tidak lain hanya sebagai dioda. Karena tegangan
bias yang negatif, maka arus gate yang disebut IG akan sangat kecil sekali. Dapat
dimengerti resistansi input (input impedance) gate akan sangat besar. Impedansi
input transistor FET umumnya bisa mencapai satuan MOhm. Sebuah transistor
JFET diketahui arus gate 2 nA pada saat tegangan reverse gate 4 V, maka dari
hukum Ohm dapat dihitung resistansi input transistor ini adalah :

Rin = 4V/2nA = 2000 Mohm

 d. Simbol JFET

Untuk mengambarkan JFET pada skema rangkaian elektronika, bisa

dipakai simbol seperti pada gambar di bawah berikut.

Simbol komponen (a)JFET-n (b)JFET-p

Karena struktur yang sama, terminal drain dan source untuk aplikasi
frekuensi rendah dapat dibolak balik. Namun biasanya tidak demikian untuk
aplikasi frekuensi tinggi. Umumnya JFET untuk aplikasi frekuensi tinggi
memperhitungkan kapasitansi bahan antara gate dengan drain dan juga antara gate
dengan source. Dalam pembuatan JFET, umumnya ada perbedaan kapasitansi gate
terhadap drain dan antara gate dengan source.

e. JFET kanal-p

Transistor JFET kanal-p memiliki prinsip yang sama dengan JFET kanal-
n, hanya saja kanal yang digunakan adalah semikonduktor tipe p. Dengan
demikian polaritas tegangan dan arah arus berlawanan jika dibandingkan dengan
transistor JFET kanal-n. Simbol rangkaian untuk tipe p juga sama, hanya saja
dengan arah panah yang berbeda.
 f. Kurva Drain

Gambar berikut adalah bagaimana transitor JFET diberi bias. Kali ini
digambar dengan menggunakan simbol JFET. Gambar (a) adalah jika diberi bias
negatif dan gambar (b) jika gate dan source dihubung singkat.

Tegangan bias transistor JFET-n

Jika gate dan source dihubung singkat, maka akan diperoleh arus drain
maksimum. Ingat jika VGS=0 lapisan deplesi kiri dan kanan pada posisi yang
hampir membuka. Perhatikan contoh kurva drain pada gambar berikut, yang
menunjukkan karakteristik arus drain ID dan tegangan drain-source VDS.
Terlihat arus drain ID tetap (konstan) setelah VDS melewati suatu besar tegangan
tertentu yang disebut Vp.
Pada keadaan ini (VGS=0) celah lapisan deplesi hampir bersingungan dan
sedikit membuka. Arus ID bisa konstan karena celah deplesi yang sempit itu
mencegah aliran arus ID yang lebih besar. Perumpamaannya sama seperti selang
air plastik yang ditekan dengan jari, air yang mengalir juga tidak bisa lebih
banyak lagi. Dari sinilah dibuat istilah pinchoff voltage (tegangan jepit) dengan
simbol Vp. Arus ID maksimum ini di sebut IDSS yang berarti arus drain-source jika
gate dihubung singkat (shorted gate). Ini adalah arus maksimum yang bisa
dihasilkan oleh suatu transistor JFET dan karakteristik I DSS ini tercantum di
datasheet.

kurva drain IDS terhadap VDS

JFET berlaku sebagai sumber arus konstan sampai pada tengangan tertentu
yang disebut VDS(max). Tegangan maksimum ini disebut breakdown voltage dimana
arus tiba-tiba menjadi tidak terhingga. Tentu transistor tidaklah dimaksudkan
untuk bekerja sampai daerah breakdown. Daerah antara V P dan VDS(max) disebut
daerah active (active region). Sedangkan 0 volt sampai tegangan Vp disebut
daerah Ohmic (Ohmic region).

g. Daerah Ohmic

Pada tegangan VDS antara 0 volt sampai tegangan pinchoff VP=4 volt, arus
ID menaik dengan kemiringan yang tetap. Daerah ini disebut daerah Ohmic. Tentu
sudah maklum bahwa daerah Ohmic ini tidak lain adalah resistansi drain-source
dan termasuk celah kanal diantara lapisan deplesi. Ketika bekerja pada daerah
ohmic, JFET berlaku seperti resistor dan dapat diketahui besar resistansinya
adalah :

RDS = Vp/IDSS

RDS disebut ohmic resistance, sebagai contoh di dataseet diketahui V P = 4V dan

IDSS = 10 mA, maka dapat diketahui :

RDS = 4V/10mA = 400 Ohm

 h. Tegangan cutoff gate

Dari contoh kurva drain di atas terlihat beberapa garis-garis kurva untuk
beberapa tegangan VGS yang berbeda. Pertama adalah kurva paling atas dimana
IDSS=10 mA dan kondisi ini tercapai jika V GS=0 dan perhatikan juga tegangan
pinchoff VP=4V. Kemudian kurva berikutnya adalah VGS = -1V lalu VGS=-2V dan
seterusnya. Jika VGS semakin kecil terlihat arus ID juga semakin kecil.

Perhatikan kurva yang paling bawah dimana VGS=-4V. Pada kurva

ternyata arus ID sangat kecil sekali dan hampir nol. Tegangan ini dinamakan
tegangan cutoff gate-source (gate source cutoff voltage) yang ditulis sebagai
VGS(off). Pada saat ini lapisan deplesi sudah bersingungan satu sama lain, sehingga
arus yang bisa melewati kecil sekali atau hampir nol.

Bukan suatu kebetulan bahwa kenyataannya bahwa V GS(off)=-4V dan

VP=4V. Ternyata memang pada saat demikian lapisan deplesi bersentuhan atau
hampir bersentuhan. Maka di datasheet biasanya hanya ada satu besaran yang
tertera VGS(off) atau VP. Oleh karena sudah diketahui hubungan persamaan :

VGS(off) = -VP

i. Pabrikasi JFET

Kalau sebelumnya sudah dijelaskan bagaimana struktur JFET secara

teoritis, maka gambar berikut adalah bagaimana sebenarnya transistor JFET-n
dibuat.

Struktur penampang JFET-n

 Transistor JFET-n dibuat di atas satu lempengan semikonduktor tipe-p
sebagai subtrat (subtrate) atau dasar (base). Untuk membuat kanal n, di atas
subtrat di-implant semikonduktor tipe n yaitu dengan memberikan doping
elektron. Kanal-n ini akan menjadi drain dan source. Kemudian di atas kanal-n
dibuat implant tipe-p, caranya adalah dengan memberi doping p (hole). Implant
tipe p ini yang menjadi gate. Gate dan subtrat disambungkan secara internal.

j. Aplikasi Penggunaan JFET

Beberapa rangkaian yang memanfaatkan karakteristik yang

menguntungkan dari JFET, antara lain adalah:

– Penguat Penyangga (Buffer Amplifier)

– Penguat Derau Rendah (Low-noise Amplifier)
– Resistensi yang tergantung pada Tegangan (Voltage-variable Resistance)
– Pengendali Penguat Automatis (Automatic Gain Control)
– Penguat Kaskade
– Pembatas Arus

k. Keuntungan Penggunaan JFET

keuntungan penggunaan JFET pada rangkaian elektronika adalah:

- Disipasi daya yang rendah

- Impedansi gerbang yang tinggi, dan

- Resistansi (tahanan) S/D yang rendah

l. Pengoperasian Transistor Efek Medan Persambungan (JFET)

Pada prinsipnya terdapat 2 (dua) hal penting yang sebaiknya diketahui

untuk mengoperasikan sebuah JFET, yaitu:

 Gate selalu berkondisi prategangan balik (reverse bias). Kondisi

prategangan balik (reverse bias) tersebut menyebabkan arus gate I G pada
JFET adalah 0.
  Pembawa-pembawa mayoritas (majority carriers) akan berawal dari
terminal source dan berakhir pada terminal drain.
 Pada JFET saluran-N (N-channel), terminal source S dihubungkan ke
polaritas negatif catu daya drain. Hubungan antara terminal source dan
polaritas negatif tersebut betujuan untuk memperoleh elektron.
 Pada JFET saluran-P (P-channel), terminal source dihubungkan ke
polaritas positif catu daya drain. Hubungan antara terminal source dan
polaritas positif tersebut bertujuan untuk mendapatkan lubang-lubang
(holes).

Perhatikan JFET saluran-N (N-channel) pada gambar 8.4 di atas.

Pada prinsipnya JFET beroperasi saat VGS maupun VDS berubah.

1. V GS = 0 volt dan V DS 0 volt Pada prinsipnya nilai arus drain ID adalah

bernilai 0 saat V volt GS 0 volt dan V DS = 0 volt . Nilai VDS yang 0volt
tersebut menyebabkan daerah kekosongan (depletion region) mengelilingi
persambungan PN (PN junction). Luas dari daerah kekosongan tersebut adalah
sama dan simetris antara satu dan lainnya seperti yang terlihat pada gambar
8.4(a).
 m. Parameter Transistor Efek Medan (FET)
Pada prinsipnya ada 9 (sembilan) parameter pada FET yang sebaiknya
diketahui untuk mengoperasikan FET tersebut, yaitu:

1. Arus drain – prategangan kosong (drain current for zero bias)

2. Arus balik gate (gate reverse current).
3. Arus putus drain (drain cut off current).
4. Tegangan breakdown gate-source (gate-source breakdown voltage).
5. Tegangan petik gate-source (gate-source pinch off voltage)
6. Transkonduktansi maju sinyal kecil (small-signal forward transconductance).
7. Tahanan drain-source dc (dc drain-source resistance).
8. Kapasitansi masukan (input capacitance).
9. Kapasitansi hantar balik (reverse transfer capacitance).
 Arus Drain – Prategangan Kosong (Drain Current For Zero Bias)
Pada dasarnya arus drain – prategangan kosong atau yang disebut juga
dengan drain current for zero bias merupakan arus drain yang mengalir ketika
gate dihubung singkat (short circuited) ke source VGS = 0 . Secara matematis arus
drain – prategangan kosong (drain current for zero bias) disimbolkan dengan
IDSS .

 Arus Balik Gate (Gate Reverse Current)

Pada dasarnya arus balik gate atau yang disebut juga dengan gate reverse
current merupakan arus bocor (leakage current) yang mengalir di antara gate dan
source saat terminal source dan gate sedang berkondisi prategangan balik (reverse
bias). Secara matematis arus balik gate (gate reverse current) disimbolkan dengan
IGSS.

 Arus Putus Drain (Drain Cutoff Current)

Pada dasarnya arus putus drain atau yang disebut juga dengan drain cutoff
current merupakan arus drain yang mengalir ketika JFET dibuat berkondisi
prategangan (biased) pada kondisi putusnya (off). Secara matematis arus putus
drain (drain cutoff current) disimbolkan dengan off ID.

 Tegangan Kerusakan Source-Gate(Gate-Source Breakdown Voltage)

Pada dasarnya tegangan kerusakan source-gate atau yang disebut juga
dengan gate-source breakdown voltage merupakan tegangan balik maksimum
yang dapat diberikan untuk melintasi terminal gate dan source tanpa merusak
JFET. Secara matematis tegangan kerusakan source-gate (gate-source breakdown
voltage) disimbolkan BVGSS.

 Tegangan Petik Source-Gate (Gate-Source Pinch off Voltage)

Pada dasarnya tegangan petik source-gate atau yang disebut juga dengan
gate-source pinch off voltage merupakan tegangan gate ke source yang
menyebabkan nilai IDSS berkurang sebesar %1 dari nilai maksimum saat JFET
diberikan tegangan drain-source. Secara matematis tegangan petik source-gate
(gate-source pinch off voltage) disimbolkan dengan VP.

n. Transkonduktansi Maju Sinyal Kecil(Small-Signal Forward

Transconductance)
Pada dasarnya transkonduktansi maju sinyal kecil atau yang disebut juga
dengan small-signal forward transconductance merupakan perbandingan dari
sebuah perubahan kecil pada arus drain terhadap sebuah perubahan kecil pada
tegangan gate-source pada hubungan source bersama (common source). Secara
matematis tarnskonduktansi maju sinyal kecil (small-signal forward
transconductance) disimbolkan dengan g fs, parameter tersebut merupakan sebuah
petunjuk dari penguatan JFET.

o. Tahanan Source-Drain DC (DC Drain-Source Resistance)

Pada dasarnya tahanan source-drain dc atau yang disebut juga dengan dc
drain-source resistance merupakan perbandingan dari tegangan dc drain-source
terhadap arus dc drain. Tahanan source-drain dc (dc drain-source resistance)
tersebut umumnya diukur saat volt GS = 0 Vdan disimbolkan dengan rDS.
  Kapasitansi Masukan (Input Capacitance)
Pada dasarnya kapasitansi masukan atau yang disebut juga dengan input
capacitance merupakan kapasitansi masukan sinyal kecil pada JFET di dalam
hubungan source bersama (common source) saat volt DS = 0V . Secara
matematiskapasitansi masukan (input capacitance) tersebut disimbolkan dengan
Ciss .

 Kapasitansi Hantar Balik (Reverse Transfer Capacitance)

Pada dasarnya kapasitansi hantar balik atau yang disebut juga dengan
reversetransfer capacitance merupakan kapasitansi diantara drain dan gate pada
JFETdidalam hubungan source bersama (common source) saat volt DS =0 V .
Secaramatematis kapasitansi hantar balik (reverse transfer capacitance) tersebut
disimbolkan dengan Crss .
Rangkaian Transistor Efek Medan (JFET)
Pada dasarnya JFET banyak dimanfaatkan pada berbagai aplikasi. Berikut
ini adalah analisa dari beberapa rangkaian yang menggunakan JFET.

Rangkaian Dasar Transistor Efek Medan (Base Bias)

Pada prinsipnya rangkaian dasar dari sebuah JFET merupakan sebuah
rangkaian self-bias. Rangkaian self-bias seperti yang terlihat pada gambar 8.5 (a)
dan (b) tersebut adalah jenis rangkaian prategangan JFET yang umum digunakan
oleh JFET tersebut. Rangkaian self-bias tersebut disusun bersama dengan 3 (tiga)
buah resistor RG RS , dan RD serta dioperasikan dengan membuat kondisi
persambungan gate-source (gate-source junction) berkondisi prategangan balik
(reverse bias). Kondisi prategangn balik (reverse bias) pada rangkaian self-bias
pada JFET tersebut membutuhkan sebuah -VGS untuk sebuah JFET saluran-N (N
channel) seperti yang terlihat pada gambar 8.5(a) dan sebuah VGS untuk sebuah
JFET saluran-P (P channel) seperti yang terlihat pada gambar 8.5(b).
Pada rangkaian tersebut terlihat bahwa RG tidak menyebabkan prategangan
(bias) pada JFET karena tidak ada tegangan yang melintasi RG tersebut. Pada
rangkaian self-bias untuk JFET saluran-N (N channel) tersebut terlihat bahwa IS
menghasilkan sebuah tegangan jatuh yang melintasi R. Tegangan jatuh yang
melintasi R3 tersebut menyebabkan source menjadi positif terhadap ground. Pada
rangkaian tersebut nilai arus source adalah sama dengan arus drain I S =ID dan
tegangan gate adalah 0(V G=0 0Volt) , maka tegangan gate-source pada
rangkaian tersebut adalah:
Rangkaian Dengan Pembagi Tegangan

Pada umumnya sebuah JFET digunakan dengan sebuah pembagi tegangan atau
yang disebut juga dengan voltage divider. JFET yang disusun bersama dengan
pembagi tegangan (voltage divider) tersebut harus memiliki tegangan source yang
bernilai lebih positif daripada tegangan pada gate. Tegangan source yang bernilai
positif dari tegangan gate tersebut akan menyebabkan JFET menjadi berkondisi
prategangan balik (reverse bias). Perhatikan rangkaian JFET dengan pembagi
tegangan (voltage divider) seperti yang terlihat pada gambar 8.6 di atas ini.

Pada rangkaian JFET dengan pembagi tegangan tersebut nilai tegangan source
adalah:

Pada gate terlintas tegangan pembagi yang diatur oleh R1 dan R2 ,yaitu sebesar:
Diketahui sebuah JFET mempunyai IDSS= 10 mA, dan gm = 4000µS (didapatkan
dari pengukuran).

a. Berapa nilai tegangan VGS-Off ?

b. Berapa bilai VGS agar JFET bekerja ditengah daerah operasinya?

c. Cari transkonduktansi gm pada daerah tengah titik kerja?

Jawab :

a. Besarnya VGS-Off adalah :

VGS-off = - 2. IDSS / gm0

VGS-off = -2. 0,01 / 0,004 S

VGS-off = -5 Volt

b. Nilai tegangan VGS agar bekerja pada daerah tengah (VGS center) :

VGS center = VGS-Off / 4

VGS center = - 1,25 Volt

c. Transkonduktansi pada saat VGS center :

gm = gm0 [1- (VGS / VGS-Off)]

gm = 0,004 [1- (-1,25 / -5)]

gm = 3000 µS