ISSN : 2407 - 3911

VISUALISASI PENGARUH ELEMEN PERANCANGAN CACHE

PADA SYMMETRIC MULTIPROCESSORS
Tati Erlina
Jurusan Sistem Komputer Fakultas Teknologi Informasi
Universitas Andalas
Kampus Limau Manis Unand, PADANG
tatierlina2014@[Link]

Abstrak the overall performance of a cache memory.

Pedagogy assessment is conducted on the
Cache memory merupakan salah satu pokok visualization provided by the simulators SMPCache
pembahasan penting dalam matakuliah organisasi dan in supporting the learning cache memory on a
arsitektur komputer. Akan tetapi, cache tidak dapat symmetric multiprocessing. In addition, to evaluate
diakses dalam proses pembelajaran. Oleh karena itu, the response of students to SMPCache role in helping
mahasiswa menghadapi kesulitan dalam memahami the learning process, an evaluation form preliminary
topik ini secara komprehensif. Makalah ini membahas surveys were also conducted on the simulator.
tentang penggunaan simulator SMPCache dalam
pembelajaran cache memory. Beberapa contoh Keywords:
digunakan untuk mendemostrasikan bagaimana Cache, SMPCache, Simulator, Computer
simulator SMPCache mendukung berbagai latihan Organization and Architecture
terkait dengan elemen-elemen yang menjadi
pertimbangan dalam perancangan cache dan
berpengaruh terhadap kinerja keseluruhan sebuah
cache memory. Penilaian pedagogi dilakukan
I. PENDAHULUAN
terhadap visualisasi yang disediakan oleh simulator Organisasi dan Arsitektur Komputer merupakan
SMPCache dalam mendukung pembelajaran cache salah satu bidang ilmu utama pembangun body of
memory pada symmetric multiprocessing. Selain itu, knowledge dalam teknik komputer/sistem komputer
untuk mengetahui respon mahasiswa terhadap (ACM & IEEE, 2015). Hal ini terlihat dari besarnya
peranan SMPCache dalam membantu proses proporsi yang dialokasikan untuk bidang ilmu ini
pembelajaran, evaluasi berupa survey pendahuluan yaitu 60 core hours dari 420 core hours yang tersedia.
juga dilakukan terhadap simulator tersebut. Matakuliah ini bertujuan untuk memberikan
pemahaman pada mahasiswa tentang bagaimana cara
Kata kunci:
komputer bekerja. Di Perguruan Tinggi di Indonesia,
Cache, SMPCache, Simulator, Organisasi dan biasanya bidang ilmu ini ditawarkan dalam 6 sks
Arsitektur Komputer dimana 3 SKS pertama dialokasikan untuk membahas
konsep-konsep dasar yang terkait dengan struktur
Abstract komputer, seperti processor, memori, subsistem
Cache memory is one of the important subject input/output dan bus. Sedangkan 3 SKS kedua
matter in the course of computer organization and mencakup pembahasan tentang organisasi dan
architecture. However, the cache cannot be accessed arsitektur processor CISC dan RISC, organisasi
in the learning process. Therefore, students of have pipeline processor, sistem penyimpanan, interkoneksi
difficulties in understanding this topic jaringan dan sistem memori. Pada satu sisi, dapat
comprehensively. This paper focuses on the use of diketahui bahwa matakuliah ini melibatkan banyak
SMPCache simulator in learning cache memory. konsep dasar yang bersifat abstrak, sehingga
Some examples are used to demonstrate how seringkali mahasiswa hanya mengandalkan
SMPCache simulator supports various exercises imajinasinya untuk memahami konsep-konsep dasar
associated with elements of cache design which affect yang terkait dengan hardware (Hatfield et al, 2005).

20
Tati Erlina
Jurnal Ilmiah Teknologi Informasi Terapan
Volume III, No 1, 15 Desember 2016
 ISSN : 2407 - 3911

Sedangkan pada sisi lain, dilingkungan pembelajran perangkat berbasis command line dan tidak
di perguruan tinggi, seringkali pengelola kesulitan menyediakan visualisasi.
untuk menyediakan sebuah laboratorium yang
II.1 Cache Memory dan Symmetric
mendukung pembelajaran organisasi dan arsitektur
multiprocessors
komputer yang selalu diperbaharui. Oleh karena itu,
salah satu usaha yang dilakukan untuk membantu Cache adalah sebuah memori kecil yang sangat
mahasiswa dalam memahami konsep cache serta cepat yang diposisikan diantara processor dan main
elemen-elemen yang mempengaruhi kinerja dari memori. Tujuannya adalah agar main memori
cache tersebut pada pembelajaran Organisasi dan terkesan bekerja lebih cepat dari sudut pandang
Arsitektur Komputer adalah dengan menggunakan processor. Keefektifan pendekatan ini berdasarkan
software simulasi yang dapat memberikan visualisasi pada property program computer yang disebut
dari pengaruh elemen-elemen tersebut terhadap locality of reference (Hamacher, Vranesic, Safwat, &
kinerja sebuah cache memory. Manjikian, 2012).
II. KAJIAN LITERATUR
Sampai saat ini, banyak software yang sudah
dikembangkan untuk membantu meningkatkan hasil
pembelajaran pada matakuliah Organisasi dan
Arsitektur Komputer. Diantara software tersebut, ada
yang memasukkan cache memory sebagai salah satu
elemen simulasi yang disediakan. Selain itu, beberapa
Gambar 1. Cache tunggal
software khusus dibuat sebagai simulator cache
memory yang mencakup seluruh aspek yang menjadi
pertimbangan dalam perancangan cache memory.
Akan tetapi, perangkat-perangkat tersebut sangat
berbeda(Bulić, Guštin, Šonc, & Štrancar, 2013) dalam
hal jangkauan, kompleksitas arsitektur sasaran, level
simulasi, user interface, kebutuhan software dan
hardware serta pengetahuan yang dibutuhkan untuk
dapat menggunakan simulator tersebut dengan baik.
Gambar 2. Organisasi cache tiga level
EDUCache simulator (Ristov, Gusev,
Atanasovski, & Anchev, 2013) merupakan sebuah Cache memory berisi salinan sebagian isi dari
simulator yang dapat mendukung proses pembelajaran memori (Patterson & Hennessy, 2014). Ketika
multilayer modern, multi-cache dan multi-core multi- processor berusaha untuk membaca sebuah word dari
processor secara efektif dan efisien. memory, maka terlebih dahulu dilakukan pencarian
EduMIPS64(Fazzino, 2006) merupakan sebuah alat terhadap word tersebut di cache. Jika ada, maka word
bantu pembelajaran tentang pipelining instruksi, tersebut dikirim ke processor, jika tidak maka sebuah
exception handling, interrupts dan hirarki memori. blok memori yang berisi word yang diminta processor
Alat pembelajaran yang sangat berguna dan tersebut dikirim ke processor, dan pada saat yang
mensimulasikan arsitektur pipeline processor MIPS64 sama word tersebut juga disalin ke cache. Karena ada
secara menyeluruh. Akan tetapi, untuk dapat kecendrungan processor untuk mereferensi isi memori
menggunakan simulator ini, mahasiswa sudah harus secara berurutan (locality of reference), maka
memahami MIPS64 ISA yang merupakan hal yang kemungkinan besar word yang berikutnya diperlukan
hampir mustahil bagi mahasiswa tingkat pertama dan oleh processor sudah berada dalam cache, sehingga
kedua. DineroIV(Jan Edler, n.d.) adalah cache processor tidak perlu mencari word tersebut ke main
simulator yang mensimulasikan hierarki memori memory. Dengan demikian, kinerja sistem secara
dengan beragam cache. Simulator ini merupakan keseluruhan dapat meningkat, karena processor tidak
perangkat yang akurat, akan tetapi sistem yang dapat selalu harus meminta word yang dibutuhkannnya ke
disimulasikan terbatas pada sistem yang terdiri atas main memory yang dalam hal kecepatan jauh lebih
processor tunggal. Selain itu, DineroIV merupakan rendah dibanding dengan kecepatan cache.

21
Tati Erlina
Jurnal Ilmiah Teknologi Informasi Terapan
Volume III, No 1, 15 Desember 2016
 ISSN : 2407 - 3911

Kinerja sebuah cache dipengaruhi oleh elemen- dilaksanakan pada hari yang sama dengan ceramah di
elemen perancangan cache yang terdiri atas beberapa kelas.
elemen, yaitu alamat cache (logika dan fisik) , ukuran
Agar kemampuan pedagogi melalui penggunaan
cache, fungsi pemetaan (direct, associative dan set
SMPCache lebih terlihat, maka mahasiswa diminta
assoiciative) ukuran baris, algoritma penimpaan
untuk mengerjakan beberapa tugas selama sesi
(LRU, FIFO, LIFO, Random), aturan penulisan (write
tutorial dimana tugas yang dikerjakan berdasarkan
through, write back) dan jumlah cache (tunggal atau 2
student project (Vega-Rodríguez, n.d.). Kegiatan ini
tingkat, menyatu atau terpisah)(Stallings, 2013).
dilakukan secara perorangan sebanyak 2 kali
Bagaimana elemen-elemen tersebut mempengaruhi
pertemuan yang berjarak 1 minggu dan masing-
kinerja sebuah cache adalah sebuah topik yang
masingnya berdurasi 100 menit. Adapun rincian
kompleks, apalagi cache dengan karakteristik tersebut
kegiatan yang dilakukan pada kedua pertemuan
tidak hanya terkait dengan processor tunggal, akan
tersebut dapat dilihat pada Gambar 3.
tetapi juga Symmetric multiprocessing (SMP)(Happe,
Groenda, Hauck, & Reussner, 2010) yaitu processor
yang terdiri atas beberapa inti processor yang
memiliki properti yang sama, seperti kemampuan
komputasi dan waktu yang dibutuhkan untuk
mengakses memori.
II.2 SMPCache Simulator
SMPCache merupakan sebuah perangkat untuk
menganalisa dan mensimulasikan sistem memori
cache pada symmetric mutiprocessors (Rodriguez,
Pérez, de la Montaña, & Gallardo, 2000). Simulator
ini dibuat berdasarkan sebuah model yang sesuai
dengan prinsip dasar arsitektur dari symmetric
multiprocessor, memiliki tampilan yang bersifat
grafis, antarmuka yang ramah pengguna, serta dapat
beroperasi pada sistem operasi Windows. Beberapa
parameter pada cache memory dan multiprocessor
yang dapat dipelajari menggunakan SMPCache
adalah lokalitas program, pengaruh jumlah processor,
cache coherence protocol, skema arbitrasi bus,
pemetaan, replacement policies, ukuran cache (blok
dalam cache), jumlah set dalam cache (untuk cache
set associative), dan jumlah words dalam blok
(ukuran blok memori).

III. ANALISIS DAN PERANCANGAN

Secara umum, analisis dan perancangan dalam
penelitian ini dilakukan melalui 2 (dua) langkah,
yaitu: pemilihan strategi pembelajaran dan penilaian
pedagogi.
III.1 Strategi Pembelajaran
Strategi pembelajaran pada topik ini adalah
dengan melaksanakan ceramah di kelas yang
berlangsung selama 2 SKS kemudian dilengkapi
dengan 1 SKS sesi tutorial. Dimana tutorial ini

22
Tati Erlina
Jurnal Ilmiah Teknologi Informasi Terapan
Volume III, No 1, 15 Desember 2016
 ISSN : 2407 - 3911

Aktifitas 1: Mengevaluasi Kinerja Cache

Urutan kegiatan yang dilakukan mahasiswa pada
aktifitas 1 adalah sebagai berikut :
1. Mengkonfigurasi sistem dengan menggunakan
karakteristik tertentu yaitu jumlah processor 8,
menggunakan MESI cache coherence protocol,
skema arbitrasi random, lebar word 32 bits,
ukuran memori 1024 KB (jumlah blok dalam
memori bervariasi), serta menggunakan aturan
penimpaan LRU.
2. Menjalankan simulasi menggunakan semua
kombinasi yang terdiri dari beberapa konfigurasi:
a. Mengkonfigurasi jumlah word menggunakan
10 macam konfigurasi yaitu: 2 (ukuran blok
= 8 bytes) 4, 8, 16, 32, 64, 128, 256, 512 dan
1024 (ukuran blok = 4096).
b. Mengkonfigurasi jumlah blok dalam cache
agar dapat memiliki ukuran sebagai berikut,
yaitu 4 KB, 8 KB, 16 KB dan 32 KB
c. Mengkonfigurasi pemetaan menggunakan 5
macam konfigurasi yaitu, direct, two way
associative, four way associative, eight-way
set associative dan fully associative.
3. Menggunakan 10 konfigurasi yang sudah
ditetapkan untuk mengevaluasi replacement
policy. Pada masing-masing 10 konfigurasi
terbaik tersebut, gunakan replacement policy
menggunakan 4 konfigurasi: Random, LRU, LFU
dan FIFO.
4. Membuat graf untuk mengilustrasikan
perbandingan hit ratio pada semua konfigurasi
yang sudah ditetapkan. Menganalisa dan
menjelaskan hasil simulasi berdasarkan
berdasarkan tabel dan graf yang dibuat oleh
mahasiswa. Membuat analisa berdasarkan teori
yang dipelajari di kelas. Menentukan konfigurasi
yang terbaik dan berapa hit rationya beserta
alasannya, kemudian mengevaluasi dan
mendiskusikan tingkat lokalitas dari benchmark
Gambar 3. Langkah-Langkah Kegiatan yang digunakan.
Persyaratan yang perlu dipenuhi oleh mahasiswa Aktifitas 2: Pengaruh Cache Size terhadap Miss
sebelum melaksanakan praktikum ini adalah rate
mempelajari penggunaan SMPCache dan
Melalui aktifitas ini mahasiswa diharapkan
mempelajari teori yang terkait dengan sistem
mampu memahami pengaruh cache size terhadap miss
multiprocessor. Hal ini terkait dengan pelaksanaan
rate selama eksekusi program parallel dalam sebuah
praktek dimana SMPCache dikonfigurasi sedemikian
SMP (symmetric multiprocessor). Urutan kegiatan
rupa dengan menggunakan lebih dari satu processor.
yang dilakukan mahasiswa pada aktifitas 2 adalah
Sedangkan untuk referensi terhadap memori,
sebagai berikut :
digunakan 4 macam standar multiprocessor traces
(FFT, Simple, Speech dan Weather).

23
Tati Erlina
Jurnal Ilmiah Teknologi Informasi Terapan
Volume III, No 1, 15 Desember 2016
 ISSN : 2407 - 3911

1. Mengkonfigurasi sebuah system dengan jumlah diperoleh dengan menggunakan EAR memory
processor dalam SMP = 4, cache conherence trace.
protocol=MESI, skema arbritrasi bus=LRU, lebar 3. Menjawab serangkaian pertanyaaan: Apakah miss
word=16, jumlah word dalam setiap blok=32 rate meningkat atau menurun sesuai dengan
(ukuran blok=64 bytes), jumlah blok dalam main peningkatan assosiatifitas? Mengapa? Apa yang
memori = 524288 (ukuran main memori=32 terjadi dengan miss tersebut ketika anda
MB), mapping yang digunakan adalah memperbesar tingkat asosiatifitas? Apakah
assosiative. Sedangkan cache sets berbeda pengaruh tingkat asosiatifitas meningkat atau
tergantung pada jumlah blok dalam cache, akan menurun seiring dengan pertambahan ukuran
tetapi perlu dipastikan bahwa cache harus cache? Mengapa?
memiliki four-way assosiative serta
menggunakan aturan penimpaan LRU.
III.2 Penilaian Pedagogi
Konfigurasi blok dalam cache adalah: 16 dengan
ukuran cache 1 KB, 32, 64, 128, 256, 512, 1024 Sebuah sumberdaya dalam proses pembelajaran
dan 2048 (ukuran cache = 128 KB). Untuk setiap tidak terlalu berarti jika tidak memenuhi kebutuhan
konfigurasi tersebut perlu diketahui miss rate pembelajaran yang diperlukan. Oleh karena itu,
yang terjadi jika menggunakan trace files: FFT, pengalaman belajar mahasiswa sangat dipengaruhi
Simple, Speech dan Weather. oleh peningkatan level keterlibatan dan kedalaman
2. Menjawab pertanyaan terkait dengan peningkatan pembelajaran yang dapat diperolehnya melalui
atau penurunan miss rate ketika ukuran cache pengajaran dan lingkungan pembelajaran. Dalam
ditingkatkan beserta alasannya. Selain itu, penelitian ini, simulator SMPCache yang digunakan
mahasiswa uga diminta untuk membuat dinilai dan dievaluasi dalam dua bentuk, yaitu:
kesimpulan tentang hubungan antara ukuran keterlibatan mahasiswa dan dukungan pembelajaran,
cache dengan peningkatan kinerja sistem serta evaluasi kualitatif.
microprocessor dan seberapa besar perbedaan
Penilaian dilakukan dengan menggunakan dua
miss rate yang terjadi jika ukuran cache
ditingkatkan. metode, yaitu Taksonomi Keterlibatan (Naps, 2002)
yang mendefinisikan enam kategori dalam
Aktifitas 3: Pengaruh Fungsi Pemetaan terhadap keterlibatan mahasiswa dengan menggunakan
berbagai ukuran cache teknologi visualisasi dan Taksonomi Bloom (Bloom,
1956) yang mengidentifikasi tingkatan kedalaman
Kegiatan ini bertujuan untuk menganalisa
pemahaman mahasiswa. Untuk mengetahui sejauh
pengaruh fungsi pemetaan terhadap miss rate pada
mana peranan simulator SMPCache efektif sebagai
cache dengan ukuran yang beragam. Urutan kegiatan
perangkat pembelajaran, maka perangkat ini dinilai
yang dilakukan mahasiswa pada aktifitas 3 ini adalah
menggunakan kedua metode tersebut diatas. Salah
sebagai berikut :
satu hal yang dilakukan adalah dengan memetakan
1. Menkonfigurasi sistem dengan jumlah processor kemampuan dan fungsionalitas simulator terhadap
yang digunakan dalam SMP adalah satu, cache lima dari enam kategori yang terdapat pada
coherence yang digunakan adalah MESI, skema Taksonomi Keterlibatan, dan juga memetakan variasi
arbritasi bus Random, lebar bus 32 bit, words tugas-tugas yang didukung oleh Taksonomi Bloom.
dalam blok berjumlah 64 dimana setiap blok Penilaian ini diharapkan dapat memberikan tingkat
berukuran 256 bytes, dalam memori yang kepercayaan terhadap penggunaan simulator tersebut,
digunakan terdapat 4096 blocks serta walaupun itu saja tidaklah cukup.
menggunakan LRU replacement policy.
Tabel 1 memperlihatkan pemetaan contoh tugas
2. Mengkonfigurasi pemetaan dengan direct, two
yang dideskripsikan pada bagian sebelumnya ke lima
way set associative, four way set associative,
kategori Taksonomi Keterlibatan. Sedangkan tabel 2
eight way associative dan fully assosiative. Untuk
memperlihatkan pemetaan dari tugas yang sama ke
setiap konfigurasi pemetaan tersebut, jumlah
lima level Taksonomi Bloom. Sebagaimana
block dalam cache dikonfigurasi agar dapat
tergambar pada kedua tabel tersebut, simulator
memperoleh ukuran cache berikut: 4 KB (16 blok
SMPCache dapat mencakup semua tingkat
dalam cache), 8 Kb, 16 KB, dan 32 KB (128 blok
keterlibatan dari Taksonomi Keterlibatan dan pada
dalam cache). Untuk setiap konfigurasi, miss rate

24
Tati Erlina
Jurnal Ilmiah Teknologi Informasi Terapan
Volume III, No 1, 15 Desember 2016
 ISSN : 2407 - 3911

saat yang sama juga memiliki kemampuan yang membantu dalam memahami
cukup untuk mendukung level pembelajaran yang berapa konsep sulit terkait
berbeda dari Taksonomi Bloom. dengan cache memory
Menurut saya simulator ini 13 27 10 8
Tabel 1. Pemetaan Terhadap Taksonomi Keterlibatan terlalu rumit untuk
dimengerti dan digunakan
Aktifitas
Kategori secara efektif dalam tutorial
1 2 3
Keterlibatan

yang berbasis simulator ini

View a a a Simulator ini lebih efektif 74 0 10 0
Respond a a a membantu saya dalam 0
Change a a a memahami konsep sulit
Construct a a a terkait dengan cache
Present a a memory dibanding dengan
membaca buku atau mencari
Tabel 2. Pemetaan Terhadap Taksonomi Bloom lewat internet.
Saya menjadi lebih 83 7 90 0
Aktifitas bersemangat dan lebih suka
Kategori
1 2 3 mengeksplorasi berbagai
Pembelajaran

Knowlegde a a a aspek dari cache memory

Comprehension a a a dengan menggunakan
Application a a a simulator ini
Analysis a a a Saya menghabiskan lebih 43 42 7 82
banyak waktu untuk
Synthesis a a a
mempelajari bagaimana
Evaluation a a a menggunakan simulator ini
dibanding dengan
Untuk mengetahui efektifitas simulasi yang pengerjaan latihan pada
disediakan oleh simulator ini, sebuah evaluasi praktikum menggunakan
pendahuluan dilakukan dengan menggunakan survey simulator tersebut.
kualitatif. Survey yang dilakukan menggunakan 5 Simulator ini mendorong 77 15 91 0
nilai skala Likert. Evaluasi yang diadakan anggota grup saya untuk
berdasarkan pada sejumlah sampel yang melibatkan belajar bersama untuk
mahasiswa tahun kedua sebanyak 45 orang, menyelesaikan soal yang
mahasiswa tahun 3 dan tahun 4 sebanyak 15 orang diberikan saat praktikum.
Menurut saya, latihan 93 0 10 0
pada program studi sistem komputer. Tabel 3
menggunakan simulator ini 0
memperlihatkan hasil dari survey tersebut. Kolom A sangatmendukung dan tepat
dan kolom B merepresentasikan persentase gabungan digunakan untuk memahami
dari mahasiswa tahun 2 yang menjawab sangat setuju topik yang dibahas pada
dan setuju. Sedangkan kolom C dan D kuliah ini
merepresentasikan nilai gabungan Sangat Setuju dan
Setuju oleh mahasiswa tahun 3 dan tahun 4. Respon Selain itu, keefektifan dari SMPCache dalam
mereka secara umum adalah positif, hal ini membantu mahasiswa dalam memahami topik cache
menandakan bahwa mayoritas mahasiswa yang memory beserta pengaruh elemen-elemen
disurvey berpendapat bahwa simulator SMPCache perancangan yang mempengaruhi performanya dapat
bermanfaat dan mendukung pemahaman mahasiswa dilihat dari gambar 4 yang memperlihatkan
terhadap elemen-elemen perancangan cache serta perbandingan nilai quiz yang diperoleh mahasiswa
setiap elemen tersebut terhadap kinerja cache secara pada tahun pelajaran N (mahasiswa yang
umum, khususnya pada symmetric multiprocessor. menggunakan SMPCache dalam proses
pembelajaran) dan perolehan nilai mahasiswa pada
tahun N-1 pada topik topik yang sama yaitu topik
Tabel 3. Respon Mahasiswa Terhadap Penggunaan cache memory.
SMPCache
Pertanyaan Survey A B C D
Secara umum, simulator ini 93 0 98 0

25
Tati Erlina
Jurnal Ilmiah Teknologi Informasi Terapan
Volume III, No 1, 15 Desember 2016
 ISSN : 2407 - 3911

70
21(1), 26–35.
[Link]
60
Fazzino, F. (2006). EduMIPS64 : a Visual CPU
50 Simulator for Teaching Computer
Persentase

Architecture, 1–6.
40
Hamacher, C., Vranesic, Z., Safwat, Z., & Manjikian,
30 N. (2012). Computer Organization and
20 Embedded Systems (Sixth Edit). New York:
Mc Graw Hill.
10 [Link]
0 Happe, J., Groenda, H., Hauck, M., & Reussner, R. H.
A B C D E (2010). A prediction model for software
Kelompok Nilai performance in symmetric multiprocessing
environments. Proceedings - 7th
International Conference on the Quantitative
Tahun pelajaran N Tahun pelajaran N-1
Evaluation of Systems, QEST 2010, 59–68.
[Link]
Gambar 4. Perbadingan Nilai Quiz topik cache memory
Tahun Ajaran N dan Tahun Ajaran N-1 Hatfield, B., Rieker, M., & Jin, L. (2005).
Incorporating simulation and implementation
into teaching computer organization and
IV. KESIMPULAN DAN SARAN architecture. Proceedings - Frontiers in
Education Conference, FIE, 2005.
Paper ini membahas peranan simulator bersifat
visual yang berupa simulator dalam mendukung Jan Edler, M. D. H. (n.d.). Dinero IV Trace-Driven
proses pembelajaran elemen-elemen perancangan Uniprocessor Cache Simulator. Retrieved
cache pada symmetric multiprocessor. Pemetaan from
fungsionalitas simulator terhadap semua kategori dari [Link]
taksonomi keterlibatan dan dukungannya terhadap Patterson, D. A., & Hennessy, J. L. (2014). In Praise
proses pembelajaran level yang berbeda menunjukkan of Computer Organization and Design : The
bahwa simulator ini dapat berperan sebagai Hardware / Software Interface , Fifth Edition
sumberdaya pengajaran yang efektif. Pendapat positif (Fifth Edit). Waltham: Morgan Kaufmann.
yang diberikan mahasiswa yang tergambar pada hasil
survey pada Tabel 3 memperkuat bahwa simulator Ristov, S., Gusev, M., Atanasovski, B., & Anchev, N.
tersebut memang efektif. Selain itu, peningkatan nilai (2013). Using EDUCache Simulator for the
quiz untuk topik cache memory dari Tahun Pelajaran Computer Architecture and Organization
N-1 ke Tahun Pelajaran N, terutama meningkatkan Course, 3(3), 47–57.
persentasi mahasiswa yang memperoleh nilai A dan B Rodr’\iguez, M. A. V., Pérez, J. M. S., de la Montaña,
dari tahun pelajaran yang tersebut diatas. R. M., & Gallardo, F. A. Z. (2000).
Simulation of Cache Memory Systems on
Symmetric multiprocessors with Educational
REFERENSI Purposes. Proceedings of the First
International Congress in Quality and in
ACM, & IEEE. (2015). Curriculum Guidelines for
Technical Education Innovation, 3, 47–59.
Undergraduate Degree Programs in
Retrieved from
Computer Engineering, 142.
[Link]
Bulić, P., Guštin, V., Šonc, D., & Štrancar, A. (2013).
Stallings, W. (2013). Computer Organization and
An FPGA-based integrated environment for
Architecture : Designing for Performance
computer architecture. Computer
(Ninth Edit). Pearson.
Applications in Engineering Education,

26
Tati Erlina
Jurnal Ilmiah Teknologi Informasi Terapan
Volume III, No 1, 15 Desember 2016
 ISSN : 2407 - 3911

Vega-Rodríguez, M. A. (n.d.). Student Projects using

SMPCache 2.0. Retrieved October 31, 2016,
from /0017/171314/[Link]
Naps, T.L., et. al. 2002. Exploring the Role of
Visualization and Engagement in
ComputerScience Education. ACM SIGCSE
Bulletin 35 (2), June 2003.
Bloom, B. S., Krathwohl, D. R. 1956. Taxonomy of
Educational Objectives; the Classification of
Educational Goals, Handbook I: Cognitive
Domain. Addison-Wesley

27
Tati Erlina
Jurnal Ilmiah Teknologi Informasi Terapan
Volume III, No 1, 15 Desember 2016