7.

FET (FIELD EFFECT TRANSISTOR-TRANSISTOR EFEK MEDAN)

7.1 Pendahuluan

Transistor efek medan (field-effect transistor = FET) mempunyai fungsi yang hampir sama dengan
transistor bipolar yang sudah dibahas sebelumnya. Meskipun demikian antara FET dan transistor
bipolar terdapat beberapa perbedaan yang mendasar. Perbedaan utama antara kedua jenis transistor
tersebut adalah bahwa dalam transistor bipolar arus output (IC) dikendalikan oleh arus input (IB).
Sedangkan dalam FET arus output (ID) dikendalikan oleh tegangan input (VGS), karena arus input
adalah nol. Sehingga resistansi input FET sangat besar, dalam orde puluhan megaohm.

Disamping itu, FET lebih stabil terhadap temperatur dan konstruksinya lebih kecil serta
pembuatannya lebih mudah dari transistor bipolar, sehingga amat bermanfaat untuk pembuatan
keping rangkaian terpadu. FET bekerja atas aliran pembawa mayoritas saja, sehingga FET
cenderung membangkitkan noise (desah) lebih kecil dari pada transistor bipolar.

Namun umumnya transistor bipolar lebih peka terhadap input atau dengan kata lain
penguatannya lebih besar. Disamping itu transistor bipolar mempunyai linieritas yang lebih baik dan
respon frekuensi yang lebih lebar.

Keluarga FET yang penting adalah JFET (junction field-effect transistor) dan MOSFET (metal-oxide
semiconductor field-effect transistor). JFET terdiri atas kanal-P dan kanal-N. MOSFET terdiri atas
MOSFET tipe pengosongan (D-MOSFET = Depletion-mode metal-oxide semiconductor FET) dan
MOSFET tipe peningkatan (E-MOSFET = Enhancement-mode metal-oxide semiconductor FET).
Masing-masing tipe MOSFET ini masih terbagi juga dalam kanal-P dan kanal-N.

7.2 Konstruksi dan Karakteristik JFET

JFET adalah komponen tiga terminal dimana salah satu terminal dapat mengontrol arus antara
dua terminal lainnya. JFET terdiri atas dua jenis, yakni kanal-N dan kanal-P, sebagaimana
transistor terdapat jenis NPN dan PNP. Umumnya yang akan dibahas pada bab ini adalah kanal-N,
karena untuk kanal-P adalah kebalikannya.

Konstruksi dasar komponen JFET kanal-N adalah seperti pada gambar 7.1. Terlihat bahwa sebagian
besar strukturnya terbuat dari bahan tipe-N yang membentuk kanal. Bagian atas dari kanal
dihubungkan ke terminal yang disebut Drain (D) dan bagian bawah dihubungkan ke terminal yang
disebut Source (S). Pada sisi kiri dan kanan dari kanal-N dimasukkan bahan tipe P yang
dihubungkan bersama-sama ke terminal yang disebut dengan Gate (G).

Pada saat semua terminal belum diberi tegangan bias dari luar, maka pada persambungan P
dan N pada kedua gate terdapat daerah pengosongan. Hal ini terjadi sebagaimana pada
pembahasan dioda persambungan. Pada daerah pengosongan tidak terdapat pembawa muatan
bebas, sehingga tidak mendukung aliran arus sepanjang kanal.

Created by Sadiana Putra Page 1

 Gambar 7.1 Konstruksi JFET kanal N

Apabila antara terminal D dan S diberi tegangan positip (VDS = positip) dan antara terminal G dan S
diberi tegangan nol (VGS = 0), maka persambungan antara G dan D mendapat bias negatip,
sehingga daerah pengosongan semakin lebar. Sedangkan persambungan antara G dan S daerah
pengsongannya tetap seperti semula saat tidak ada bias. Untuk membuat VGS = 0 adalah dengan
cara menghubungkan terminal G dan terminal S. Lihat gambar 7.2.

Gambar 7.2 JFET kanal N dengan VGS = 0 dan VDS >0

Created by Sadiana Putra Page 2

Dengan adanya VDS bernilai positip, maka elektron dari S akan mengalir menuju D melewati kanal N,
karena kanal-N tersedia banyak pembawa muatan mayoritas berupa elektron. Dengan kata lain
arus listrik pada drain (ID) mengalir dari sumber VDS dan arus pada source (IS) menuju sumber.
Aliran elektron ini melewati celah yang disebabkan oleh daerah pengosongan sebelah kiri dan
kanan.

Gambar 7.3 Kurva hubungan ID dengan VDS

Pada kondisi seperti pada gambar 7.2, aliran elektron sepenuhnya hanya tergantung pada
resistansi kanal antara S dan D. Lihat gambar 7.3. Pada saat ini hubungan arus ID dan VDS masih
mengikuti hukum Ohm. Apabila tegangan VDS diperbesar lagi hingga beberapa volt, maka
persambungan G dan D semakin besar mendapat tegangan bias mundur, sehingga daerah pengosongan
semakin melebar.

Apabila tegangan VDS dinaikkan terus hingga daerah pengosongan sebelah kiri dan kanan bersentuhan
maka aliran elektron akan jenuh yang disebut dengan kondisi pinch-off. Lihat gambar 7.4. Pada
kondisi ini (arus mulai jenuh dan VGS = 0) tegangan VDS disebut dengan tegangan pinch-off (Vp).
Kenaikan VDS sesudah ini tidak akan menambah arus ID lebih besar lagi atau ID akan tetap, yakni yang
disebut dengan IDSS (drain-source saturation current). IDSS adalah arus drain maksimum dengan
kondisi VGS = 0 Volt dan VDS = │Vp│.

Created by Sadiana Putra Page 3

 Gambar 7.4 JFET kanal N dengan VGS = 0 dan VDS = Vp

Selanjutnya apabila VGS diberi tegangan negatip, misalnya sebesar VGS = -1 Volt, maka bias
mundur untuk persambungan G-S maupun G-D semakin besar, sehingga daerah pengosongannya
semakin lebar. Dengan demikian untuk mencapai kondisi pinch-off (kedua sisi daerah pengosongan
bersentuhan) diperlukan tegangan VDS lebih kecil. Arus ID akan mencapai titik jenuh (maksimum)
pada tegangan VDS yang lebih kecil. Namun perlu diingat arus bahwa arus jenuh pada VGS bukan
nol namanya bukanlah IDSS. Perhatikan kurva karakteristik pada gambar 7.5.

Gambar 7.5 Kurva karakteristik JFET

Created by Sadiana Putra Page 4

Pada kuva karakteristik JFET kanal-N secara lengkap (gambar 7.5) terlihat bahwa apabila VGS
dinaikkan terus kearah negatip, maka pada suatu tegangan VGS negatip tertentu arus ID tetap nol
meskipun tegangan VDS dinaikkan. Tegangan VGS ini disebut dengan VGS(off) atau tegangan
pinch-off (Vp). Hal ini karena daerah pengosongan pada kedua sisi saling bersentuhan.

Pada kurva gambar 7.5 tersebut tegangan Vp = -4 Volt. Pada kurva tersebut bisa dilihat pada
tegangan VDS saat VGS = 0 dan ID = IDSS. Juga bisa dilihat pada tegangan VGS saat ID = 0 meskipun
VDS dinaikkan terus, yaitu VGS(off). Harga Vp ini adalah negatip untuk JFET kanal-N dan positip untuk
JFET kanal-P. Pada beberapa buku data istilah VGS(off) maupun Vp keduanya biasa dipakai untuk
menyatakan tegangan pinch-off.

Simbol JFET untuk kanal-N dan kanal-P ditunjukkan pada gambar 7.6 (a) dan (b). Dalam simbol
tersebut, arah tanda panah pada gate merupakan arah arus pada persambungan seandainya diberi bias
maju. Tetapi perlu diingat bahwa daerah kerja JFET adalah bila persambungan tersebut diberi bias
mundur. Oleh karena itulah, maka arus gate IG adalah nol (sangat kecil) dan akibatnya resistansi
input dari JFET adalah tinggi sekali (dalam orde puluhan megaohm).

Gambar 7.6 Simbol JFET (a) kanal-N, (b) kanal-P

7.3 Krakteristik Transfer JFET

Pada transistor bipolar hubungan antara arus output IC dan arus input yang mengendalikan
IB dianggap linier, yakni: IC = β IB. Namun pada JFET hubungan antara arus output ID dengan tegangan
input yang mengendalikan VGS tidaklah linier, yakni ditentukan dengan persamaan Shockley:

...............................................................................(7.1)

Dengan persamaan Shockley tersebut dapat dibuat karakteristik transfer JFET. Karakteristik transfer
JFET merupakan hubungan antara arus drain ID dengan tegangan gate-source VGS setelah tercapai
titik pinch-off. Meskipun dibuat dengan harga VDS konstan, tetapi sebenarnya kurva karakteristik
transfer ini tidaklah tergantung dari nilai VDS. Hal ini karena setelah mencapai titik pinch-off, arus ID
tetap konstan walaupun tegangan VDS dinaikkan.

Created by Sadiana Putra Page 5

Gambar 7.7 menunjukkan kurva karakteristik transfer JFET. Kurva ini diperoleh dengan
menggunakan persamaan Shockley dari kurva karakteristik output gambar 7.5. Dengan
diketahuinya nilai IDSS dan Vp dari buku data, maka dengan mudah hubungan ID dengan VGS dapat
ditentukan. Pada gambar 7.7 tersebut, misalnya apabila harga VGS = 0 dimasukkan ke persamaan
Shockley, maka diperoleh:

Apabila harga VGS = Vp dimasukkan, maka diperoleh:

Selanjutnya dengan memasukkan berbagai harga VGS kedalam persamaan Shockley akan diperoleh
kurva transfer lengkap.

Gambar 7.7 Kurva karakteristik transfer dan output JFET

Created by Sadiana Putra Page 6

Tegangan VDS yang diperlukan untuk membuat arus ID menjadi jenuh (titik pinch-off) tergantung
dari harga VGS-nya. Bila VGS =0, maka VDS yang diperlukan adalah sebesar Vp. Bila VGS dibuat
semakin negatip, maka VDS yang diperlukan adalah semakin kecil. Hubungan VDS(sat) ini dinyatakan
dengan persamaan:

Daerah operasi yang linier adalah sesudah titik pinch-off dan dibawah daerah break-down. Pada
daerah ini arus ID jenuh dan tergantung dari harga VGS dan tidak tergantung dari VDS, sesuai
dengan persamaan Shockley. Daerah antara titik pinch-off dan break-down ini disebut juga dengan
daerah aktif atau daerah jenuh, dimana JFET banyak dipakai sebagai penguat. Sedangkan sebelum titik
pinch-off disebut dengan daerah ohmik atau daerah yang dikendalikan tegangan (voltage-controlled
region), dimana JFET berlaku seperti resistor variabel.

Beberapa persamaan penting berkenaan dengan karakteristik JFET adalah sebagai berikut:

Persamaan tersebut perlu diingat karena banyak digunakan dalam analisa selanjutnya.

7.4 Konstruksi dan Karakteristik D-MOSFET

MOFET tipe pengosongan atau D-MOSFET (Depletion-metal-oxide semiconductor FET) terdiri atas
kanal-N dan kanal-P. Gambar 7.8 menunjukkan konstruksi D-MOSFET kanal-N.

Gambar 7.8 Konstruksi D-MOSFET kanal-N

Created by Sadiana Putra Page 7

D-MOSFET kanal-N dibuat di atas bahan dasar silikon tipe P yang biasanya disebut dengan substrat.
Pada kebanyakan komponen diskret, substrat ini dihubungkan ke terminal yang disebut SS (substrat)
sebagai terminal keempat. Terminal drain (D) dihubungkan ke bahan tipe N melalui kontak metal
demikian juga dengan terminal source (S). Antara bahan-N drain dan bahan-N source dihubungkan
kanal yang terbuat juga dari bahan-N. Terminal gate dihubungkan ke sisi kanal-N melalui kontak
metal. Tetapi yang paling penting disini adalah bahwa antara kontak metal gate dengan kanal-N
ada lapisan oksida silikon (SiO2) yang berfungsi sebagai isolasi (dielektrikum).

Secara kelistrikan antara terminal gate dengan kanal-N tidak ada hubungan. Hal ini membuat impedansi
dari D-MOSFET sangat tinggi, lebih tinggi dari impedansi input JFET. Dengan demikian dalam
pembiasan dc, arus gate IG dianggap sama dengan nol (IG = 0). Istilah MOSFET (metal-oxide
semiconductor FET) ini timbul karena dalam konstruksinya terdapat metal dan oksida silikon. Dalam
literatur lama MOSFET ini disebut dengan IGFET (insulated-gate FET) karena memang terminal gatenya
terisolasi dengan kanal-N.

Penjelasan cara kerja dan karakteristik D-MOSFET kanal-N dimulai dengan memberikan VGS =
0 dan VDS positip seperti pada gambar 7.9. Pemberian VGS = 0 dilakukan dengan cara
menghubungkan terminal G dengan S. Biasanya terminal SS dihubungkan ke terminal S. Tegangan
positip VDS akan menarik elektron bebas pada kanal-N dari source menuju drain, sehingga mengalir arus
ID. Hal ini sama seperti pada JFET. Bila VDS diperbesar hingga mencapai Vp, maka arus ID akan jenuh
(tidak naik lagi) yang disebut dengan IDSS.

Apabila VGS dibuat negatip, maka muatan negatip pada terminal gate akan menolak elektron bebas
pada kanal-N menjauhi daerah kanal-N dan menuju daerah substrat-P. Hal ini akan mengosongkan
kanal-N dari elektron bebas, sehingga arus ID semakin kecil. Apabila tegangan negatip VGS dinaikkan
terus hingga kanal-N kosong dari semua elektron bebas, maka arus ID sudah tidak bisa dinaikkan lagi
meskipun dengan memperbesar VDS.

Gambar 7.9 D-MOSFET kanal-N dengan VGS = 0 dan VDS positip

Created by Sadiana Putra Page 8

D-MOSFET dengan tegangan VGS nol hingga VGS negatip ini disebut dengan mode pengosongan. Hal
ini karena dengan tegangan VGS ini kanal-N dikosongkan dari elektron bebas, atau dengan kata lain
pada kanal-N timbul daerah pengosongan. Seperti halnya pada JFET, saat VGS negatip tertentu, arus
ID tidak bisa mengalir lagi (mati) meskipun VDS diperbesar. VGS yang menyebabkan ID nol ini
disebut dengan VGS(off).

Selain dengan tegangan VGS negatip, D-MOSFET bisa juga bekerja dengan tegangan VGS positip.
Berbeda dengan JFET yang hanya bisa bekerja dengan VGS negatip saja. Bila VGS pada D-MOSFET
dibuat positip, maka muatan positip pada terminal gate ini akan menarik elektron bebas dari
substrat ke daerah kanal-N, sehingga elektron bebasnya lebih banyak. Dengan demikian arus ID
mengalir lebih besar dibanding saat VGS = 0.

Semakin diperbesar harga VGS ke arah positip, semakin banyak jumlah pembawa muatan elektron
bebas pada kanal N, sehingga semakin besar arus ID. D-MOSFET yang bekerja dengan VGS positip
ini disebut dengan mode peningkatan, karena jumlah pembawa muatan elektron bebas pada daerah
kanal-N ditingkatkan dibanding saat VGS = 0. Pada saat memperbesar VGS positip ini perlu diperhatikan
kemampuan arus ID maksimum agar tidak terlampaui. Besarnya arus maksimum dari setiap D-MOSFET
dapat dilihat pada buku data.

Kurva karakteristik output dan kurva transfer D-MOSFET kanal-N dapat dilihat pada gambar 7.10.
Terlihat bahwa D-MOSFET ini dapat bekerja baik pada mode pengosongan (saat VGS negatip)
maupun pada mode peningkatan (VGS positip). Oleh karena itu D-MOSFET ini sering juga
disebut dengan DE-MOSFET (depletion-enhancement MOSFET). Persamaan Shockley (persamaan
7.1) juga masih berlaku pada D-MOSFET ini baik pada mode pengosongan maupun pada mode
peningkatan.

Gambar 7.10 Kurva karakteristik transfer dan output D-MOSFET kanal-N

Created by Sadiana Putra Page 9

Konstruksi dan prinsip kerja D-MOSFET kanal-P adalah kebalikan dari D-MOSFET kanal-N yang sudah
dijelaskan di depan. Demikian juga polaritas tegangan VGS, VDS, dan arus ID juga berlawanan dengan
yang ada pada D-MOSFET kanal-N.

Simbol D-MOSFET kanal-N dan kanal-P adalah seperti ditunjukkan berturut-turut pada gambar
7.11a dan 7.11b. Bila terminal SS tidak terhubung di dalam, maka D-MOSFET menjadi komponen empat
terminal. Berbeda dengan simbol JFET yang tanda panahnya pada gate, untuk gate D-MOSFET tidak
ada panahnya karena gate dengan kanal bukanlah P-N junction.

Gambar 7.11 Simbol D-MOSFET (a) kanal-N dan (b) kanal-P

7.5 Konstruksi dan Karakteristik E-MOSFET

MOSFET tipe peningkatan atau E-MOSFET (Enhancement-metal-oxide semiconductor FET)

terdiri atas kanal-N dan kanal-P. Pembahasan akan dilakukan hanya untuk E-MOSFET kanal-N
saja, karena pada dasarnya kanal-N dan kanal-P hanya berbeda polaritas. Gambar 7.12
menunjukkan konstruksi E-MOSFET kanal-N.

Seperti halnya pada D-MOSFET, E-MOSFET ini juga dibuat di atas bahan dasar silikon tipe-P yang
disebut dengan substrat. Pada umumnya substrat P ini dihubungkan ke terminal SS melalui kontak
metal. Terminal SS pada beberapa MOSFET terhubung langsung di dalam komponen, sehingga yang
keluar tinggal tiga terminal saja, yakni Source (S), Drain (D) dan Gate (D).

Created by Sadiana Putra Page 10

 Gambar 7.12 Konstruksi E-MOSFET kanal-N

Source (S) dan drain (D) masing-masing dibuat dengan menumbuhkan doping bahan-N dari substrat-P,
sehingga dapat dihubungkan keluar menjadi terminal S untuk Source dan D untuk drain melalui kontak
metal. Sedangkan terminal G (gate) dibuat melalui kontak metal yang diletakkan ditengah-tengah
antara Source dan Drain. Antara gate dan substrat P terdapat silikon dioksida (SiO2) yang berfungsi
sebagai isolasi (dielektrikum). Hal demikian ini sama seperti pada D-MOSFET. Impedansi input E-
MOSFET juga sangat tinggi.

Perbedaan utama antara keduanya adalah bahwa pada D-MOSFET terdapat kanal yang
menghubungkan S dan D, sedangkan pada E-MOSFET tidak terdapat kanal tersebut. Dengan
demikian aliran elektron dari source yang akan menuju drain harus melalui substrat-P.

Pembahasan prinsip kerja E-MOSFET kanal-N dimulai dengan memberikan tegangan VGS = 0 Volt dan
VDS positip. Pemberian tegangan VGS = 0 adalah dengan cara menghubung-singkatkan terminal
Gate (G) dan Source (S). Perhatikan gambar 7.13.

Gambar 7.13 E-MOSFET kanal-N dengan VGS = 0 dan VDS positip

Created by Sadiana Putra Page 11

Oleh karena antara S dan D tidak ada kanal-N (yang mempunyai banyak elektron bebas), maka
meskipun VDS diberi tegangan positip yang cukup besar, arus ID tetap tidak mengalir atau ID = 0.
Antara source dan drain adalah bahan tipe-P dimana elektron adalah sebagai pembawa minoritas,
sehingga saat VGS = 0 dan VDS positip yang mengalir adalah arus bocor saja. Disinilah perbedaannya
dengan D-MOSFET yang mengalirkan arus ID pada saat VGS = 0 dan VDS positip.

Apabila VGS dinaikan kearah positip, maka muatan positip pada gate ini akan menolak hole dari
substrat-P menjauhi perbatasannya dengan SiO2. Dengan demikian daerah substrat-P yang
berdekatan dengan gate akan kekurangan pembawa mayoritas hole. Sebaliknya elektron dari
substrat-P akan tertarik oleh muatan positip gate dan mendekati perbatasan substrat dengan
SiO2. Perlu diingat bahwa elektron tidak bisa masuk ke gate karena substrat dan gate ada
pembatas SiO2, sehingga IG tetap sama dengan nol.

Bila tegangan VGS dinaikan terus hingga jumlah elektron yang berada di dekat perbatasan dengan
SiO2 cukup banyak untuk menghasilkan arus ID saat VDS positip, maka VGS ini disebut dengan tegangan
threshold (VT). Pada beberapa buku data VT ini disebut juga VGS(th). Setelah mencapai tegangan VT
ini, maka dengan memperbesar harga VGS, arus ID semakin besar. Hal ini karena semakin besar
VGS berarti jumlah elektron yang tersedia antara source dan drain semakin banyak. Kurva tranfer dan
karakteristik E-MOSFET kanal-N dapat dilihat pada gambar 7.14.

Istilah peningkatan (enhancement) dalam E-MOSFET ini menunjuk pada fenomena bahwa saat VGS
masih nol, arus ID tidak ada karena tidak terdapat elektron antara source dan drain. Kemudian apabila
VGS dibuat positip hingga melebihi VT, maka terjadi peningkatan jumlah elektron antara source dan
drain yang berakibat meningkatnya arus ID bila tegangan VDS positip diperbesar.

Pada saat VGS > VT, apabila VDS masih kecil arus ID naik dengan cepat, namun bila VDS dinaikkan terus
hingga mencapai VDSsat, maka arus ID akan konstan. Hal ini karena dengan memperbesar VDS
sementara VGS tetap, maka tegangan relatif antara G dan D makin kecil sehingga mengurangi daya tarik
elektron pada sisi D-G. Akibatnya arus ID akan jenuh dan kenaikan VDS lebih jauh tidak akan
memperbesar arus ID. Harga VDS ini disebut dengan VDSsat (atau VDS saturasi).

Dengan melihat kurva karakteristik E-MOSFET ternyata terdapat hubungan antara VDSsat dengan
VGS. Hubungan tersebut adalah dengan semakin tingginya harga VGS, VDSsat makin tinggi juga.
Pada saat VGS = VT yang mana arus ID mulai mengalir dengan cukup berarti, maka VDSsat = 0. Hal ini
karena arus ID sudah mengalami kejenuhan sejak VDS dinaikkan.

Created by Sadiana Putra Page 12

 Gambar 7.14 Kurva karakteristik transfer dan output E-MOSFET kanal-N

Hubungan antara arus ID dengan VGS tidak lagi mengikuti persamaan Shockley sebagaimana pada
JFET dan D-MOSFET, akan tetapi mengikuti persamaan 7.2. Persamaan ini berlaku untuk VGS > VT.

..............................................................................(7.2)

dimana: k adalah tetapan (konstanta) sebagai fungsi dari konstruksi komponen. Namun demikian
dengan menurunkannya dari persamaan 7.2 tersebut bisa diperoleh harga k untuk suatu titik
dalam kurva harga ID(on) dan VGS(on) tertentu, yaitu:

..........................................................(7.3)

Konstruksi dan prinsip kerja E-MOSFET kanal-P adalah kebalikan dari E-MOSFET kanal-N yang sudah
dijelaskan di depan. Demikian juga polaritas tegangan VGS, VDS, dan arus ID juga berlawanan dengan
yang ada pada E-MOSFET kanal-N.

Simbol E-MOSFET kanal-N dan kanal-P adalah seperti ditunjukkan berturut-turut pada gambar 7.15a
dan 7.15b. Bila terminal SS tidak terhubung di dalam, maka E-MOSFET menjadi komponen empat
terminal. Berbeda dengan simbol JFET yang tanda panahnya pada gate, untuk gate E-MOSFET tidak
ada panahnya karena gate dengan kanal bukanlah P-N junction.

Created by Sadiana Putra Page 13

 Gambar 7.15 Simbol D-MOSFET (a) kanal-N dan (b) kanal-P

Adanya lapisan SiO2 antara gate dan kanal dalam MOSFET menyebabkan impendansi input sangat
tinggi. Akan tetapi karena lapisan SiO2 ini sangat tipis, maka perlu kehati-hatian dalam menangani
MOSFET ini. Muatan statis yang ada pada tangan manusia dikawatirkan bisa menyebabkan lapisan
Si02 tembus, sehingga MOSFET akan rusak. Oleh karena itu biasanya pabrik sudah memberikan
cincin penghubung singkat ujung-ujung kaki MOSFET. Dengan demikian akan dapat menghindari
terjadinya beda potensial atau muatan yang tidak disengaja pada terminal MOSFET.

Beberapa keluarga FET yang belum dibahas pada bab ini adalah VMOS dan CMOS. VMOS merupakan
jenis MOSFET yang dirancang khusus untuk pemakaian pada daya tinggi. Sedangkan CMOS dibentuk
dengan menghubungkan secara complementer antara E-MOSFET kanal P dan E-MOSFET kanal-N.
CMOS banyak dipakai pada rangkaian terpadu untuk digital, karena kecepatan kerja yang tinggi, daya
rendah, mudah dibuat dan impedansi input tinggi.

Created by Sadiana Putra Page 14