Nama : I Made Wiratha Nungrat NIM : 13209057 Homework 1
1. Stick diagram dari rangkaian Logic diagram . ( )
Vdd
Vss
Stick Diagram
Vdd A B C
Vss
Layout dari stick diagram diatas dengan teknologi 0,13 m dengan (W/L)p/(W/L)n =3/1
Setelah melakukan desain layout berdasarkan stick diagram yang ada dan mengikuti desain rule, maka hasil desain terlihat seperti gambar diatas. Dan simulasinya ada pada gambar dibawah. Simulasi Vout/Time
Hasil simulasi ini telah sesuai dengan table kebenaran logika dibawah ini, sehingga desain bisa dikatakan benar.
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
Y = !(AB+C) 1 0 1 0 1 0 0 0
Time delay
tPLH = 139 ps tPHL = 7 ps Disipasi daya = 4,311 Watt