Scribd
Importer
7 vues3 pages

Cmos

Les circuits intégrés logiques CMOS, basés sur des transistors MOS, offrent une intégration à grande échelle mais ont une vitesse de fonctionnement inférieure à celle des circuits TTL. Ils nécessitent une gestion des entrées inutilisées pour éviter la consommation excessive et la surchauffe, et leur sensibilité aux bruits dépend de la tension d'alimentation. L'interfaçage avec les circuits TTL peut être réalisé de manière simple ou complexe selon les configurations.

Transféré par

habous.elmouiny
Copyright
© All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats DOC, PDF, TXT ou lisez en ligne sur Scribd
7 vues3 pages

Cmos

Les circuits intégrés logiques CMOS, basés sur des transistors MOS, offrent une intégration à grande échelle mais ont une vitesse de fonctionnement inférieure à celle des circuits TTL. Ils nécessitent une gestion des entrées inutilisées pour éviter la consommation excessive et la surchauffe, et leur sensibilité aux bruits dépend de la tension d'alimentation. L'interfaçage avec les circuits TTL peut être réalisé de manière simple ou complexe selon les configurations.

Transféré par

habous.elmouiny
Copyright
© All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats DOC, PDF, TXT ou lisez en ligne sur Scribd

Circuits intégrés logiques CMOS.

CMOS = Complementary Metal Oxyde Semiconductor.

Ces circuits sont réalisés à partir de transistors à effet de champ de type MOS. Ils
sont plus faciles à fabriquer que les circuits de type TTL, permettent une plus grande
intégration à grande échelle. Leur principal inconvénient est leur vitesse de
fonctionnement relativement faible par rapport à celle de la famille bipolaire.

Transistor MOS: Drain Drain

N- P-MOS
MOS

Substrat Substrat
Grille Grille

Source Source
Fonctionnement:
+5v +5v
N-
MOS
D D

Rds
G G

S
 S
Vgs Vgs

si Vgs = 0v, Rds = 1010  = Rds(off), le transistor est bloqué


si Vgs = +5v, Rds = 1000 = Rds(on), le transistor est passant

+5v +5v
P-MOS

S S

Rds
G G

D
D
Vgs Vgs

si Vgs = +5v, Rds = 1010  = Rds(off), le transistor est bloqué


si Vgs = 0v, Rds = 1000 = Rds(on), le transistor est passant

page 1/3
La technologie MOS complémentaires réunit sur le même cristal de silicium, des
transistors à canal P et à canal N.

Caractéristique de transfert d’un inverseur CMOS:

VDD
Vo

VDD
P-MOS

Vi N-MOS
Vo
VSS

VDD Vi
VTR
VSS

La commutation se fait à VTR  VDD / 2.

Les entrées CMOS ont une résistance très grande 1012  qui ne tire
pratiquement aucun courant. Cependant il existe une capacité d’entrée de l’ordre de
5pF qui augmente sensiblement la consommation en régime dynamique et limite la
fréquence de fonctionnement.

Caractéristiques électriques Minimum Maximum


Tension d’alimentation VDD 3v 18v
Tension de sortie à l’état haut VOH VDD -
Tension de sortie à l’état bas VOL - 0v
Tension d’entrée à l’état haut VIH 70% VDD -
Tension d’entrée à l’état bas VIL - 30% VDD
Consommation en régime 2,5 nW (à VDD=5v)
continu
Consommation à 1 MHz 1 mW

page 2/3
Entrées inutilisées:
Les entrées CMOS ne doivent jamais rester non branchées, mais raccordées au
0v, au VDD, à une autre entrée utilisée ou mises à la masse ou à VDD à travers une
résistance. En effet, une entrée non connectée capte les signaux parasites, ce qui peut se
traduire par une plus grande consommation et une surchauffe importante.

Marge de sensibilité aux bruits:


Elle dépend de VDD ( 30% VDD). Elle est d’autant plus élevée que VDD est
important ( 1,5v pour VDD=5v, 4,5v pour VDD=15v).

Interfaçage avec les circuits TTL:

CMOS piloté par TTL: +5v

La sortie TTL délivre une tension


VOH très proche de VIH(min) de l’entrée Rp
CMOS. Il est donc préférable de relever le &
potentiel de la sortie TTL. La solution la &
plus simple consiste à utiliser une résistance TTL
de rappel à la source Rp = 1K à 10K. CMOS

TTL piloté par CMOS:

Il n’y a aucun problème dans le cas où une seule charge TTL-LS est pilotée par
une sortie CMOS. Dans les autres cas, il faut recourir à des interfaçages plus complexes.

page 3/3

Vous aimerez peut-être aussi