Transistors à effet de champ ou FET (Field Effect Transistor)

1 Introduction
 Caractéristiques de base

 Composant à trois bornes : S, D et G, (parfois quatre: substrat) VGS

VDS
 Un courant (ID) peut circuler de G
la source S au drain D via le S D
“canal” (zone dans le ID
semiconducteur, proche de canal
l’interface avec la grille): substrat (Si)
 Le courant circulant dans la grille (IG) est négligeable. AVANTAGES
=> IS = ID !
 ID , à VDS constant, est commandé par la tension de • Source de courant commandée par une tension
grille – source (VGS) ”effet du champ” électrique • Haute impédance d’entrée
 FET à canal N : courant porté par les électrons, • + stable en température
de S vers D (sens positif de ID: de D vers S) • + facile à fabriquer
 FET à canal P : courant porté par les trous, de S • Résistance variable
vers D(sens positif de ID: de S vers D) • Haute impédance d’entrée
DÉSAVANTAGES • Plus efficace en puissance
• Sensible à l’électricité statique
• Courbes de sortie moins linéaires
1
• Réponse en fréquence limitée par la grande capacité à la grille

 Allure générale des caractéristiques “de sortie” : I D VDS V

DS

ID

Régime
Mode actif
linéaire
VGS = cst

~résistance ~ source de
modulée par courant
VGS commandée par
VGS

VDS
2
limite de zones

1
 Différences entre FET et transistor bipolaire :

 IG << IB
 Impédance d’entrée très grande (parfois > 10 14)
 Montages de polarisation plus simples

 Régime linéaire
 pente = f(VGS)  résistance variable (pas d’équivalent pour le bipolaire)
 VDSsat > VCEsat : tension résiduelle du transistor en mode saturé plus élevée.

 Régime de saturation (mode actif)

 ID commandé par une tension
dI
 transconductance g m  d (au lieu de hfe)
dVgs
Dispersion de fabrication plus élevée sur gm que sur hfe

 Caractéristiques « transverses » en mode actif :

 Bipolaire : à VCE cst, IC =IB ou IC = IE

 FET: à VDS cst, ID = f(VGS) = relation non-linéaire

 dépend du type de FET….

 Différences entre FET et transistor bipolaire :

figure 3.2 p 115

2
 Différents types de FET

 JFET : FET à jonction : La grille et le canal forme une jonction PN

S D S D

G G

JFET à canal P JFET à canal N

 Transistor « normalement passant »

 ID est maximal pour VGS = 0, et diminue lorsqu’on augmente VGS (en valeur absolue).

ID est nulle lorsque VGS dépasse une valeur limite VGSoff.

 Canal P : VGS > 0  la charge positive sur la grille repousse les trous

 Canal N : VGS < 0  la charge négative sur la grille repousse les électrons

 MOSFET (Métal Oxyde Semiconducteur – FET) à enrichissement :

Caisson N+ LG Polysilicium
Oxyde (SiO2)
S G D
eox

Xj ND ND 2000

Isolant de passivation
Substrat dopé P

Siliciure
NA
Source Grille Drain
B
(siliciure) (siliciure)
LG = 80 nm
Metal Oxide Semiconductor
Field Effect Transistor

Si (substrat)

SiO2 : oxyde de grille, par oxydation thermique de Si

3
 MOSFET (Métal Oxyde Semiconducteur – FET) à enrichissement :

La grille et le canal forment un condensateur à “plaques //”, l’isolant étant l’oxyde du silicium.

G substrat G substrat

S S

MOSFET : canal N canal P

 transistor « normalement bloqué ».

 ID est nul lorsque VGS = 0 et augmente dès que VGS dépasse une valeur seuil Vs

Canal P : Vs < 0  la charge négative sur la grille attire les trous

Canal N: Vs > 0  la charge positive sur la grille attire les électrons

 La ligne pointillée indique que le canal est inexistant tant que V GS < Vseuil

 Le substrat est généralement relié à la source.

 Les transistors MOSFET à appauvrissement :

• comportement similaire au JFET, mais VGS >0 (canal N) autorisé
• très peu utilisés
•D’autres symboles sont parfois utilisés pour les mêmes composants

Exemples:

4
  Caractéristiques d’un JFET à canal N : Conditions de fonctionnement : VGS  0 , VDS  0

VDS sat  VGS  VP

ID (mA) VGS=0
VDS  VDS sat 16 I DSS
12
transistor 8
VGS=-1V
bloqué
4
0
VGS(V) -2 -1.5 -1 -0.5 2V 4 6 8 VDS (V)
P
VGSoff
2
Régime de saturation Pour VDS  VDS sat :

I D  I DSS 1  GS
 VGS
V 


  k V V
GS GS off
2 k

I DSS
VGS off 2
 off 

Régime « linéaire » Pour VDS  VDS sat : 

 V 

I D  2k  VGS  VGS off  DS   VDS
 2 

 pour VGS < VGSoff, ID  0, transistor bloqué.

 pour VGS >0, le courant IG augmente rapidement (zone non utilisée).
9
 tension de « pincement » VP ~ - VGSoff

 Caractéristiques d’un MOSFET à canal N :

VDS sat  VGS  VS

VDS  VDS sat
ID ID

transistor
bloqué
VGS(V)
Vs VDS (V)

Régime de saturation Pour VDS  VDS sat : I D  k VGS  Vs 2

Pour VDS  VDS sat : I D  2k VGS  Vs   DS   VDS

Régime « linéaire » V
 2 

 pour VGS < VS, ID  0, transistor bloqué

 VGS-VS = « tension d’attaque de grille ».
10

5
 En résumé : VDS  VDS sat

VGSoff Vs Vs VGSoff

11

5.2 Schémas équivalents petits signaux

 Régime linéaire : VDS  VGS  VP
ID

VDS
G D

= RDS

S
résistance fonction de VGS


Pour VGS > VP , et VDS <VGS +VP :RDS  avec k = constante
 V 
k  VGS  VP   DS  dépendant du composant
 2 
 Condition: VDS suffisamment faible (<VGS+VP ), souvent inférieure à 0.5V.
 Dans ces conditions, Source et Drain peuvent être inversés.

JFET: “RDS(on)” = RDS pour VGS  0 MOSFET enrichissement: “RDS(on)” = RDS pour VGS élevée (~10V).

ordre de grandeur: RDS on  0.05  10k  

RDS off  RDS VGS  VGS off (canal N)  M 12

6
 Régime de saturation :
ID
Pour VDS  VDS sat , ID est commandée par VGS Q  VGS

I D  k VGS  VS 2
VDS
ID est commandé par VGS

id  g mvgs avec g m   I D =“transconductance”

 VGS V ID (mA)
DS
16
12
 schéma linéaire équivalent: Q 8
G id D 4

v gs g mv gs vds 0
r VGS(V) -2 -1.5 -1 -0.5
VGSoff
S
tient compte de l’augmentation de vds avec id
(équivalent de l’effet Early)

 caractéristique ID(VGS) non-linéaire : gm (VDS) 13

JFET

 
g m  g mo 1  GS , avec g  2 I DSS
V
 VGS  mo = pente pour VGS=0
 off  VGS off

 gm varie linéairement avec VGS .

MOSFET à enrichissement

g m  2k VGS  Vs 


Ordre de grandeur : gm=1 - 10 mA/V (mS ou mmho) g m 1  0.1  1k 

14

7
5.3 Quelques circuits de polarisation

 Objectif : fixer le point de fonctionnement au repos

 Polarisation automatique par résistance de source d’un JFET:

+VDD

RD 1 ID ID V  VDS
ID   VGS I D  DD
ID RS RD  RS
IG  0 G D
S
RG ID Q  VGS
Q
Q’ Q’
RS

VGS VP VDS
VGSQ VDSQ
Dipersion de fabrication
2
 
I D  I DSS 1  GS
V  
 VGS  
 off    ID , VGS , VDS .
V 
I D   GS  15
RS 

 Polarisation par réaction de drain (MOSFET à enrichissement)

+VDD
V  VDS IG  0  VGS  VDS
I D  DD
RD RD
RG
ID ID
Q
D . VGS 
S
VGS(V) VDS (V)
VDD

I G  0  VGS  VDS

16

8
5.4 Applications des FET

 Sources de courant à JFET

+VDD

VGS  0  I D  I DSS
charge

 Avantage du JFET: polarisation de la grille inutile.

 Inconvénient : dispersion de fabrication sur IDSS.

 IDSS= augmente avec VDS  résistance de sortie non infinie

I
Source de courant ajustable par la résistance variable.
2
 
I D  I DSS 1  GS
V  
 VGS  
 off    ID
R VGS 
ID   
R 
17

Source de courant à plus grande impédance de sortie

+VDD
 T2 et T1 tel que IDSS(T2) > IDSS(T1)

charge

I
T2 T1 I = IDSS (T1 )

 VGS (T2) est telle que ID(T2) = IDSS(T1)

VDS(T1) =VGS(T2)
T1

influence de le charge sur VDS(T1) atténuée

source de courant ordinaire I varie moins avec la charge

 impédance de sortie plus grande.

18

9
 Amplificateur source commune

Exemple : VCC  hypothèse: Mode actif , C très élevées

RD JFET

C C vg vgs
D vs RD v s
RG gmvgs
S
vg
RG
RS C Ze Zs

 Gain en tension (circuit ouvert) : Av   g m RD

Impédance d’entrée : Z e  RG (RG peut être prise très grande, de l’ordre du M ou plus)

Impédance de sortie : Z S  RD

 gm = fonction de VGS  distorsion

“quadratique” 19

Stabilisation par une résistance de source :

VCC
JFET
RD
vg vgs gmvgs RD
D RG vs
S vs
vg RG rS
rS

RS

Gain en tension : vg  vgs  rs g mvgs et vs   g mvgs RD

v g R RD
d’où : Av  s   m D  
vg 1  rs g m 1
 rs
gm

 L’influence de gm sur le gain est réduite si rs>>1/gm. Le gain en tension est plus faible.

 rs introduit une contre-réaction: vgs  vg  rs vs

(vs et vg en opposition de phase, Av <0) 20

10
 Amplificateur drain commun (ou « source suiveuse »)

VCC ve G JFET D

vg vGS
RG gmvGS
D S
vg S RS
RG vs
RS vs Ze

Zs

g m RS RS
 Gain en tension (circuit ouvert) : Av   1
1  g m RS g m 1  RS

Impédance d’entrée : Z e  RG
vsc.o. R g 1
 Rs // g m 1
Rs
Impédance de sortie : Zs    s m
isc.c g m Rs  1 Rs  g m 1

21

 Résistance commandée

 Pour VGS > VGSoff et VDS <VGS +VP : RDS 
 V 
k  VGS  VP   DS 
 2 

ex:

R
vsortie RDS
 vsortie  ventrée
ventrée RDS  R

= atténuateur variable, commandé par Vcom

 En choississant R  RDSon , vsortie varie entre ~0 et ventrée

Vcom
 Imperfection:
RDS dépend de VDS  réponse non-linéaire

22

11
 Amélioration possible: 
RDS 
 V 
k  VGS  VP   DS 
 2 

R
vsortie
ventrée

R1
 VGS 
VDS Vcom
 I G  0
2 2

1
R1  RDS 
Vcom k Vcom  VP 

 Linéarité presque parfaite

23

Application: Commande électronique de gain

Etage EC avec rE =RDS (//200k)
exemple: 15V

5k
75k

1µF signal de sortie

signal
d’entrée

50k
5.6k
R 5k
Av   c  
rE RDS Vcom  // 5,6k

 
1µF 5k
100k  Av    Vcom  V p
RDS Vcom 

Vcom
100k
 il faut RDS< 5.6k
 amélioration possible: charge active pour RE.

24

12
 Interrupteur à FET

Exemple d’application:

25

 Inverseur logique

CMOS=« Complementary MOS) »

NMOS
VGS=0 MOS bloqué
VGS=VDD MOS conduit
aucun courant drain circule,
quelque soit le niveau de sortie
PMOS
VGS=0 MOS bloqué
T1 : PMOS et T2 : NMOS
VGS=-VDD MOS conduit
e=0 VGS(T1)=-VDD VGS(T2)=0 sortie = VDD
e=VDD VGS(T2)=VDD VGS(T1)=0 sortie =0
26

13