Chapitre V Circuits Intégrés

V.1 Principes de réalisation des circuits intégrés

Les technologies de fabrication de semi-conducteurs (circuits intégrés) dérivent de
procédés inventés il y a quelques siècles. La fabrication de composants à
semiconducteurs est venue à la suite du développement par Czochralski de la
technique de croissance liquide solide utilisée à ce jour pour la fabrication des
plaquettes de silicium. Cette étape a précédé l’invention du transistor bipolaire par
Bardeen Brattein et Schockey. L’idée d’utiliser la diffusion des impuretés pour le
dopage du matériau ainsi que l’application de la photolithographie à partir de
l’utilisation de résines photosensibles pour le transfert du motif à graver sur le support
a permis la conception du procédé planar qui est actuellement la technologie utilisée
quasiment de manière exclusive pour la fabrications des circuits intégrés.

V.1.1 Croissance cristalline et oxydation thermique

V.1.1.1 Croissance de monocristaux et des polycristaux
Dans l’industrie des composants électroniques, il est nécessaire de fabriquer un
matériau semiconducteur monocristallin (afin d'éviter de réduire la mobilité des
porteurs de charges par la présence d'imperfections - joints de grains, dislocations…-
dans le potentiel périodique du réseau cristallin) de très haute pureté (qualité
électronique) : moins de 1 atome étranger (en particulier d'éléments dopants) pour
106 atomes de l’élément constituant le matériau. Après le raffinage, le semi-
conducteur se présente sous forme d'un agrégat solide, constitué par d'innombrables
cristaux, très petits et disposés dans tous les sens (polycristal). Le semi-conducteur
ainsi formé, bien qu'étant très pur (intrinsèque), n'est pas encore utilisable pour la
réalisation de composants électroniques. Pour ces composants, il faut transformer
l'agrégat en monocristal et ce pour améliorer sa conductivité.
Dans presque tous les cas, il faut initier la croissance sur un cristal parfaitement
orienté ou gemme. Ce dernier doit posséder une structure atomique comparable à
celle du matériau à cristalliser (même paramètre de maille) ainsi qu’un coefficient de
dilatation très proche et ce pour éviter les contraintes thermiques au cours du
refroidissement.
Généralement, les monocristaux sont obtenus sous forme de lingots (de quelques
grammes à plusieurs kilogrammes) selon les méthodes de croissance à partir :
- d’un bain fondu,
- d’une solution liquide,
- d’une phase vapeur.

V.1.1.2 Méthodes de croissance épitaxiale

III.4.1 Définitions
L'épitaxie est une étape technologique consistant à faire croître du cristal sur du
cristal. Etymologiquement, "épi" signifie "sur" et "taxis", "arrangement". La technique
va donc consister à utiliser le substrat comme germe cristallin de croissance et à faire
croître la couche par un apport d'éléments constituant la nouvelle couche. On parlera,
dans le cas où :
- les matériaux sont identiques, d'homoépitaxie ; par exemple, épitaxie d'une couche
n- sur une couche n+. (figure V.1),
- les matériaux sont différents, d'hétéroépitaxie ; par exemple croissance d'une
couche de GaAlAs sur une couche de GaAs.
Dans ce dernier cas, la croissance ne sera possible que s'il y a accord de maille, c'est-
à-dire même réseau cristallin et paramètres de maille très voisins (distance entre
atomes peu différente pour le nouveau réseau ; quelque 1 à 2 % au maximum
d'écart).

Figure V.1 : Exemple d'une épitaxie

n- sur un substrat de type n+.

1
 Chapitre V Circuits Intégrés

V.1.1.3 Mécanisme physique de base :

Pour comprendre la croissance épitaxiale, il faut s'attarder sur la possibilité de fixation
des atomes en présence près de la surface et leur accrochage possible au réseau
cristallin. Il faut d'une part que les atomes puissent se déplacer au niveau de la
surface pour atteindre un site cristallin ou éventuellement quitter cette surface. Pour
cela, il est nécessaire d'apporter de l'énergie qui est en général sous forme thermique.
Plusieurs situations peuvent se présenter en fonction du lieu de collage des atomes à
la surface avant réalisation des liaisons chimiques, tel que représenté sur la Figure
V.2. Les 3 mécanismes prépondérants sont les suivants :
- un atome arrive sur la surface et repart de celle-ci la liaison possible n'étant pas
suffisante pour "accrocher" l'atome (A),
- un atome tombe dans un trou du réseau et établit immédiatement, vu son
environnement plusieurs liaisons qui le fixent définitivement dans le cristal (B),
- un atome s'accroche sur le bord d'une marche et reste en moyenne lié (C).

Figure V.2 : Mécanismes élémentaires de la croissance épitaxiale.

L'analyse de ces 3 mécanismes (dont la présentation a été simplifiée), montre

facilement que les trous seront les premiers bouchés et que la croissance se fera
couche atomique par couche atomique à condition que l'apport d'atomes soit bien
dosé et que ces derniers aient une énergie suffisante pour se mouvoir à la surface et
atteindre les sites d'accrochage. Ces conditions vont dépendre de la méthode
expérimentale utilisée.

V.1.1.4 Les méthodes expérimentales :

Il existe principalement 3 types de méthodes expérimentales.
- l'épitaxie par jet moléculaire, EJM ou MBE (Molecular Beam Epitaxy),
- l'épitaxie en phase liquide ou LPE (Liquid Phase Epitaxy),
- l'épitaxie en phase vapeur ou VPE (Vapor Phase Epitaxy).
Pour chacune de ces techniques, des appareillages spécifiques sont mis en œuvre.
L'épitaxie par jet moléculaire consiste à envoyer des molécules à la surface d'un
substrat dans un vide très poussé afin d'éviter tout choc ou contamination sur le
parcours (fig. V.3).

2
Chapitre V Circuits Intégrés

Figure V.3 : Bâti d'épitaxie par jet moléculaire.

Le principe de la source est l'évaporation sous vide (cellule de Knudsen) par
chauffage. Les sources d'évaporation peuvent être de nature et de dopage différents ;
pour chaque élément évaporé, il faut adapter la puissance de chauffe de cellules mais
aussi du porte-substrat. Par le contrôle des cellules d'évaporation, on crée un jet de
molécules en direction du substrat ; on peut ainsi réaliser couche par couche des
structures très complexes telles que les super réseaux, les diodes laser, les transistors
à forte mobilité d'électron (HEMT). On obtient ainsi une très grande précision de
croissance, des jonctions très abruptes, mais cette opération est très lente et ne
concerne qu'un seul substrat à la fois. La vitesse de croissance est de l'ordre de 1nm
par minute. Cette technique est donc très coûteuse et ne concerne que des dispositifs
à très forte valeur ajoutée. Ce système ultravide, 10 -10 Torr, permet tous les contrôles
et les caractérisations in-situ dont les principes nécessitent un vide poussé : diffraction
d'électrons, spectroscopie Auger, diffraction des rayons X, etc... On peut ainsi, en
permanence, vérifier la cristallinité du cristal en cours de croissance.

V.2 Oxydation du silicium

V.2.1 Importance de l'oxydation du Silicium
L'oxydation est une étape très importante dans la réalisation des circuits intégrés au
silicium, puisque c'est grâce à cette propriété spécifique que le silicium, qui n'est pas
a priori un très bon semi-conducteur, est devenu le matériau le plus utilisé en
microélectronique. Cette opération est nécessaire tout au long des procédés
modernes de fabrication des circuits intégrés. Il est donc primordial de savoir réaliser
un oxyde de bonne qualité.
L'oxyde peut servir :
- de masque d'implantation ou de diffusion de dopants,
- de couche passivante à la surface du silicium,
- de zones d'isolation entre différents composants d'une structure intégrée,
- de couche active dans les transistors MOS (oxyde de grille),
- d'isolation électrique entre des couches adjacentes pour améliorer l'intégration et la
diminution des dimensions ("espaceur" par exemple, cf. plus loin),
- d'isolation électrique entre les différents niveaux de métallisation ou de couches
conductrices en silicium polycristallin fortement dopé,
- de couches sacrificielles permettant d'améliorer les performances et l'intégration des
circuits. Ces couches sacrificielles peuvent aussi être utilisées pour fabriquer des
microstructures à base de silicium polycristallin et intervenir dans des microsystèmes
intégrés (MEMS : micro-electro-mechanical systems).

V.2.2 Oxydation thermique

L’oxydation thermique est la méthode permettant d’obtenir des films d’oxyde de très
bonne qualité. La voie d’oxydation est réservée au silicium. Ce matériau a en effet un
excellent oxyde : la silice ou oxyde de silicium SiO2 qui, s’il est bien préparé, a toutes
les propriétés mentionnées auparavant. L’oxydation du silicium consiste à oxyder le
silicium depuis sa surface. L’opération s’effectue thermiquement en plaçant des
substrats de silicium dans un four porté à des températures de l’ordre de 1000 °C
pendant un certain temps dépendant de
l’épaisseur de la couche d’oxyde désirée. Suivant la nature du gaz introduit dans le
four nous avons :
- Oxydation humide où le gaz est la vapeur d’H2O :

- Oxydation sèche où le gaz est l’oxygène O 2 :

La réaction d’oxydation se produit à l’interface Si-SiO 2. Au début, l’épaisseur de la

couche d’oxyde est une fonction linéaire du temps. A partir d’une certaine épaisseur
d’oxyde de l’ordre de quelques nm environ, l’oxydation est limitée par la diffusion à
travers la couche d’oxyde déjà formée et l’épaisseur de la couche devient

3
Chapitre V Circuits Intégrés

proportionnelle à la racine carrée du temps. Durant l’oxydation, le silicium consommé

représente 44% de l’épaisseur de l’oxyde formé.

Figure V.4. Evolution de l’épaisseur d’oxyde en fonction du temps et à différentes

températures : a) obtenu par oxydation humide, b) oxydation sèche

Les figures V.4 a et b représentent l’évolution en fonction du temps des épaisseurs

des couches d’oxyde déposées par voies humide et sèche à différentes températures.
Ces courbes permettent, pour une température donnée, de prévoir le temps
nécessaire pour obtenir une couche d’oxyde d’épaisseur donnée. Ces courbes
montrent que l’oxydation humide est plus rapide que l’oxydation sèche. Cependant, la
couche d’oxyde obtenue par voie sèche est de bonne qualité (densité, propriété
électrique..) ce qui explique son utilisation comme oxyde de grille pour la réalisation
des transistors MOS. Alors que la couche d’oxyde obtenue par oxydation humide
(vitesse de déposition rapide) sera utilisée comme masque ou couche de passivation.

V.3 Dopage par diffusion, par implantation ionique et par source gazeuse
Les propriétés électriques d’une région peuvent être modifiées par rapport à celle du
substrat par introduction de dopants en concentration supérieure à celle du substrat.
Pour ce faire deux méthodes sont possibles : la diffusion thermique et l’implantation
ionique.
V.3.1 Diffusion thermique
Elle est utilisée uniquement pour les matériaux qui présentent une bonne stabilité
thermique comme le silicium, par exemple. Le procédé consiste à placer le substrat
dans un four porté à haute température de l’ordre de 1000 °C pendant un temps de
l’ordre de l’heure. Dans le four circule un gaz contenant l’élément dopant. Le dopant
en contact avec le substrat diffuse de la surface vers le volume du substrat sur une
profondeur de quelques microns. Un deuxième recuit thermique dans une atmosphère
exempte des éléments de dopage est effectué pour faire pénétrer plus profondément
les dopants et les redistribuer de façon uniforme. Au cours de ce deuxième recuit, une
couche d’oxyde se forme à la surface du substrat.
Comme les particules de dopants peuvent se déplacer dans toutes les directions, une
diffusion latérale se produit en même temps que la diffusion verticale. La diffusion
latérale se produit sur une distance égale à 70 à 80 % de la profondeur de diffusion
verticale, Xj, comme le montre la figure 8. Lors de la conception du circuit il faut tenir
compte de cette diffusion latérale et prévoir un espacement suffisant entre deux
régions dopées voisines afin d’éviter qu’elles soient en contact direct.

V.3.2 Equations de diffusion

4
Chapitre V Circuits Intégrés

La première loi de Fick traduit la tendance à l'étalement ; le flux d'atomes est

proportionnel au gradient de concentration de ces atomes et s'exprime par :

Où D est le coefficient de diffusion qui dépend fortement de la température ; quasi-nul

à la température ambiante, ce coefficient est de l'ordre de l'unité en micron carré par
heure pour des températures de l'ordre de 1100°C.
La deuxième loi à prendre en compte est l'équation de continuité. Dans un élément de
volume donné, d'épaisseur dx, si le flux entrant est supérieur au flux sortant, la
concentration de l'espèce considérée augmente. Cette équation est aussi utilisée pour
les porteurs électrons et trous dans un semi-conducteur mais dans le cas des atomes
il n'y a ni génération, ni recombinaison.

appelée deuxième loi de Fick.

Pour intégrer cette équation différentielle qui comporte une dérivation par rapport au
temps et une double dérivation par rapport à l'espace, il faut déterminer 3 conditions
particulières (ou limites). Ces conditions vont dépendre du procédé technologique mis
en œuvre.

V.3.2.1 Diffusion à partir de sources gazeuses :

Dans le cas des sources gazeuses, la concentration en surface dans le milieu ambiant
est constante ce qui signifie qu'en phase solide, en surface la concentration, Cs, est
aussi constante. La condition limite s'écrira donc :
C(0,t) = Cs (quel que soit le temps en x=0)
La deuxième condition est une condition initiale, qui suppose que la concentration de
l'espèce à diffuser est initialement nulle (ou négligeable) dans le substrat. Cette
condition s'écrit donc :
C(x,0) = 0 (quel que soit x à t=0)
La dernière condition est plus intuitive. Elle postule qu'à une distance infinie, la
concentration est nulle quel que soit le temps. Cela se conçoit bien si l'on se rappelle
que pour que la diffusion se produise, il faut un gradient non nul de concentration.
C(, t) = 0 (quel que soit le temps)
A partir de ces conditions aux limites, la résolution de l'équation différentielle (2ème
loi de Fick) donne :

avec

Une représentation graphique de ce profil est donnée figure V.5 ; les courbes sont
généralement tracées en échelle semi-logarithmique afin de bien apprécier le
domaine de variation de concentration.

Figure V.5 : Diffusion de dopant

dans un substrat à partir d'une
source de dopant gazeuse.

V.3.2.2 Diffusion à partir de sources solides ou de dose en surface :

C'est aussi le cas lorsque le dopant a été introduit en surface par implantation ionique.
La quantité totale (ou dose) est constante.

5
Chapitre V Circuits Intégrés

C(x, 0) = 0 condition initiale.

où est la:dose totale.

Rappelons que la quantité totale de dopant par unité de surface (ou dose) est
constante. De plus : C(x, ) = 0

L'intégration de l'équation différentielle donne :

La forme du profil obtenu est gaussienne.

V.3.3 Implantation ionique

V.3.3.1 Introduction :
Cette opération consiste à introduire des atomes ionisés projectiles avec suffisamment
d'énergie pour pénétrer dans l'échantillon cible (en général une plaquette). Cette
pénétration ne s'effectue que dans des régions de surface. Cette opération est
essentiellement utilisée pour doper le semiconducteur durant la fabrication des
dispositifs (création de zones de source ou de drain d'un transistor MOS, d'une base et
d'un émetteur dans un transistor bipolaire, etc...). Les atomes dopants sont en général
: B, P, As, In, etc...
Les énergies des atomes ionisés peuvent être dans la gamme 3 keV à 500 keV. En
fonction de la nature du matériau implanté, de la nature de l'ion accéléré et de
l'énergie d'accélération la profondeur moyenne de pénétration peut aller de 100 Å à
quelques m.
V.3.3.2 Intérêt de cette technique :
Elle permet un contrôle précis de la quantité totale d'atomes implantés (dose
d'implantation) et du profil de concentration du dopant. Cette précision permet en
particulier l'ajustement de la valeur du gain en courant d'un transistor bipolaire ou
l'ajustement de la tension de seuil d'un transistor MOS
.
V.3.3.3 Inconvénients :
Le bombardement d'un monocristal par des atomes crée des dommages dans la
structure cristalline implantée. Il y a donc nécessité de restituer la cristallinité du
matériau ; ceci est réalisé par un recuit thermique. Ce recuit thermique permet aussi
une redistribution des atomes dopants et donc une modification du profil de dopage
par phénomène de diffusion. Notons que ce recuit peut aussi permettre l'activation du
dopant implanté (passage en site substitutionnel).

V.3.3.4 L'implanteur :

Figure V.6 : Implanteur d’ions.

L'implanteur est en pratique un accélérateur d'ions (Figure V.6). Il est composé des
parties suivantes:

6
Chapitre V Circuits Intégrés

- génération des ions à partir d'une source solide, liquide ou gazeuse dans un plasma
excité à 25kV,
- sélection des ions par champ magnétique effectuant le tri par le rapport masse sur
charge,
- accélération des ions à l'énergie d'implantation souhaitée,
- mise en forme du faisceau d'ions par des lentilles électrostatiques,
- dispositif de balayage en x et y afin d'implanter de façon uniforme les plaquettes.
- déviation du faisceau pour éliminer les ions neutralisés sur le parcours et qui ne
pourraient être dénombrés,
- chambre d'implantation.

V.3.3.5 Profil de concentration :

Les ions incidents vont perdre leur énergie par chocs successifs avec les atomes du
réseau cristallin. Ceci explique d'une part, la dispersion des trajectoires et d'autre
part, que l'on définisse statistiquement une profondeur moyenne de pénétration
(figure V.7). La statistique qui convient assez bien est gaussienne. Nous définissons
ainsi deux paramètres :
- la profondeur moyenne de pénétration (range en anglais) : R P, avec un écart type
RP.
- l'écart moyen latéral (perpendiculaire à la direction d'implantation), R.
Statistiquement le profil obtenu est gaussien en première approximation.

avec

ou  est la dose implantée :

Figure V.7 : Parcours des ions dans

une cible solide.

V.4 Dépôt de films minces de silicium et de couches diélectrique (nitrure) par

Dépôt chimique en phase vapeur (CVD)
Les couches minces peuvent être déposées par d’autres techniques dites dépôt
chimique en phase vapeur (CVD, Chemical Vapor Deposition). Ces techniques peuvent
être définies comme un procédé dans lequel des gaz réactifs réagissent à la surface
du substrat, portée à une température bien définie, pour former un film solide à sa
surface. L’avantage de cette technique est sa capacité à fabriquer différents
matériaux en couches minces (SiO2, Si3N4, poly-Si) sur différents substrats autres que
le silicium et à des températures relativement basses. Les techniques de déposition
les plus utilisées sont:
• Déposition chimique en phase vapeur (CVD).
• Déposition chimique en phase vapeur à basse pression (LPCVD ou Low Pressure
CVD).
• Déposition chimique en phase vapeur assisté par plasma (PECVD ou Plasma
Enhanced CVD).
Le choix de la technique dépend de plusieurs paramètres : qualité des films à déposer,
température de dépôt, compatibilité avec les structures déjà présentes sur le substrat,
etc. Les matériaux en couches minces les plus couramment utilisés dans la
technologie semiconducteur sont :
• Oxyde de silicium (SiO2) à basse température (350 – 450 °C) et à pression
atmosphérique:

7
Chapitre V Circuits Intégrés

• Nitrure de silicium (Si3N4) à basse pression :

• Silicium polycristallin ou polysilicium :

V.4.1 Dépôt physique en phase vapeur

Dans les circuits intégrés, les métaux interviennent essentiellement pour la réalisation
de couches d’interconnexion électrique et de contact ohmique. Les métaux sont
déposés le plus souvent par dépôt physique en phase vapeur. Le matériau à déposer
provient d’une source solide portée à haute température sous vide. Le chauffage est
obtenu par effet joule ou par bombardement électronique. Les atomes évaporés sont
transportés de la source au substrat sur lequel ils vont se condenser pour former un
film métallique. Le vide doit être de l’ordre de quelques 10 -4 Pa, pour que les atomes
évaporés aient un chemin libre de collisions jusqu’au substrat.
V.4.2 Métallisation
La technique d'évaporation thermique est très simple et consiste simplement à
chauffer par effet Joule un matériau qui, vaporisé, va se déposer sur les substrats. La
charge du matériau à déposer est placée dans un creuset (en tungstène). Cette
technique est applicable notamment pour le dépôt d'aluminium, la température
d'évaporation de ce métal étant inférieure à la température de fusion du creuset (en
tungstène). Le figure V.8 montre le principe de cette technique ; Le bâti est similaire à
celui de la technique de dépôt par canon à électrons. Afin d'améliorer l'homogénéité
des couches déposées (très faibles variations d'épaisseur), on déplace en permanence
les substrats. Dans le cas du bâti ci-dessous, le porte substrat est tournant.

Figure V.8 : Bâti de dépôt par

évaporation thermique. Le
creuset contenant la charge
du matériau à déposer est
chauffé par effet Joule.

Afin de contrôler l'épaisseur des couches déposées, on utilise une balance à quartz. Le
principe de celle-ci consiste à détecter la dérive de la fréquence d'oscillation du quartz
par la modification de sa masse lors de la croissance de la couche déposée (le dépôt
s'effectue aussi sur le quartz). C'est donc une mesure électrique qu'il faut bien
évidemment étalonner. A chaque début d'expérience, la fréquence de référence est
redéfinie. En mesurant le décalage de fréquence en fonction du temps, on peut aussi
déterminer la vitesse de croissance des couches déposées.

V.5 Masque et photolithographie

La photolithographie est un procédé qui consiste à transférer un motif de forme
géométrique bien définie sur un substrat par l’intermédiaire de la photographie
(photo-), suivie par une gravure chimique ou plasma (litho-). Par extension, la
définition précise de zones à modifier par un procédé chimique ou physique en
combinaison avec un procédé photosensible est une photolithographie.
Le masque servant à transférer le motif se présente sous différentes formes :
• Le masque primaire (Master) est constitué d’une plaque de verre recouverte de
motifs en chrome. Il est fabriqué à l’aide de données digitalisées et est utilisé
plusieurs fois pour reproduire un nombre élevé de structures identiques.
• Un masque en résine photosensible obtenu par transfert d’image du masque
primaire sur une laque photosensible (photoresist), utilisé pour protéger certaines

8
Chapitre V Circuits Intégrés

zones pendant la gravure ou pendant une autre transformation physico-chimique. Ce

masque en photoresist est temporaire et est ensuite dissout dans un solvant. La
photographie est qualifiée de positive si le motif obtenu correspond à la partie opaque
du masque (partie opaque à la lumière = partie protégée) et de ou négative dans le
cas où le motif obtenu correspond à la partie transparente du masque (partie opaque
= partie ouverte dans le photoresist) comme l’illustre la figure V.9.
Le procédé de photolithographie se déroule de la façon suivante :
1. Etalement de la résine photosensible par centrifugation : le substrat de silicium est
fixé par aspiration sur un support tournant, une quantité de résine est déposée sur le
substrat, la force centrifuge permet l’étalement de la résine de façon quasi uniforme
en un film mince de quelques microns. L’épaisseur de la résine dépend de sa viscosité,
de la vitesse et du temps de rotation.
2. Séchage de la résine pour évacuer les solvants,
3. Exposition de la résine à un rayonnement ultraviolet à travers un masque ;
4. Développement de la résine. Le bain de développement va dissoudre soit la partie
de résine insolée dans le cas d’une résine dite positive, soit la résine non insolée dans
le cas d’une résine négative ;
5. Polymérisation de la résine dans une étuve ou sur une plaque chauffante pour la
rendre plus résistante aux attaques chimiques.

Figure V.9 Procédé de photolithographie d’une résine photosensible.

V.5.1. Gravure
La gravure est un procédé qui consiste à enlever partiellement ou totalement la
matière dans les régions du substrat non protégées par le masque. La gravure peut se
faire de deux façons :
V.5.1 Gravure humide :
Dans ce cas le substrat est attaqué par une solution aqueuse (acide fluorhydrique
pour la gravure de la silice, KOH pour le silicium…). La gravure humide est sélective
mais le plus souvent le film est attaqué de façon équivalente dans toutes les
directions de l’espace. La gravure est dite isotrope. Avec ce type de gravure, il est
difficile de reproduire fidèlement les motifs du masque avec une précision inférieure
ou égale au micromètre.
Les solutions les plus couramment utilisées en fonction de la nature des couches à
graver sont les suivantes :
- silicium polycristallin HNO3 + HF
- silicium monocristallin Hydrazine N 2H4 (65%) + H2O (35%)
- dioxyde de silicium HF + NH4F + H2O
- nitrure de silicium H3PO4
- aluminium H3PO4 + HNO3 + acide acétique + H20

V.5.2 Gravure sèche ou plasma :

Elle consiste à utiliser un gaz réactif partiellement ionisé par une décharge électrique.
Les espèces réactives vont induire à la fois les effets de bombardement par des ions
(gravure physique) et la réaction chimique à la surface du matériau à graver. La
densité et l’énergie d’espèces chargées qui bombardent le substrat et la température
du substrat sont les paramètres qui déterminent le processus de gravure dominant,
physique ou chimique.

9
Chapitre V Circuits Intégrés

Contrairement à la gravure humide, la gravure sèche permet d’obtenir des profils de

gravure anisotrope et permet un bon contrôle de la résolution des motifs.
La figure V.10 montre les profiles typiques d’une gravure isotope et anisotrope. Dans
le cas de la gravure isotrope, une gravure latérale rend impossible le transfert d’image
du masque avec une très bonne résolution.

Figure V.10 Gravure isotrope (à gauche) et gravure anisotrope (à droite).

V.6 Technologie de fabrication des circuits intégrés

V.6.1 Introduction
Un circuit intégré (IC) se présente sous la forme d’une pastille de silicium
généralement de quelques mm2, qui contient des éléments actifs et/ou passifs
connectés entre eux afin de réaliser une fonction électronique particulière.
Avant de commencer la fabrication d’un circuit, il faut :
1. Avoir déterminer l’architecture du circuit à réaliser ;
2. Disposer de toutes les données technologiques sur le procédé de fabrication. Cette
connaissance se traduit généralement par des règles de conception précises ;
3. Etre en mesure de prévoir les performances et donc de vérifier la capacité du circuit
à remplir sa fonction bien avant la réalisation de ce dernier. Cette prévision implique
la possibilité de simuler le fonctionnement électrique du circuit.

Figure V.11 Etapes technologiques lors de la fabrication d’un circuit intégré.

En général, la fabrication d’un circuit intégré consiste à mettre en oeuvre un ensemble

d’étapes technologiques élémentaires dans des séquences précises (figure V.11).
L’élément de départ est le substrat d’un matériau bien défini tel que Si, GaAs, InP, etc.
La première étape consiste à nettoyer le substrat, étape très importante pour la suite
des opérations. Elle consiste à éliminer pratiquement toutes les contaminations
pouvant causer des problèmes lors des opérations de lithographie. A la surface de ces
substrats nettoyés seront déposés des films en couche mince par l’une des différentes
techniques de déposition. Différents matériaux peuvent être déposés tels que oxyde
de silicium, nitrure de silicium, polysilicium, aluminium, argent, etc. Ces films peuvent

10
Chapitre V Circuits Intégrés

être utilisés pour réaliser des composants actifs ou passifs, des interconnexions ou
comme masque. Après déposition, le film est soit dopé pour modifier ses propriétés
électriques, soit subit un procédé de photolithographie. Cette dernière opération a
pour but de transférer sur le film des motifs ayant la forme géométrique des
composants à réaliser. La gravure sert à éliminer partiellement ou totalement les
parties du film ou du substrat non désirées pour obtenir des structures
tridimensionnelles. Certaines étapes peuvent apparaître plusieurs fois et sont
schématisées sous forme de boucle (figure V.11).

V.6.2 Procédés nMOS, CMOS et bipolaire

La réalisation d’un circuit intégré à partir d’un schéma électrique consiste, pour le
concepteur, à définir les dimensions physiques ainsi que l’emplacement des divers
éléments. Dans une seconde étape, ces éléments sont réalisés par le fondeur, sur la
plaquette de silicium. Les divers procédés physico-chimiques mis en oeuvre pour cette
réalisation font appel à une technique de masques photo-lithographiques, chaque
masque correspondant à une « couche » du circuit intégré. Le plan de ces masques
est réalisé par le concepteur du circuit qui doit tenir compte de certaines règles
imposées par le fondeur.
Le dessin des masques revient à dessiner un ensemble de figures géométriques qui
définissent les éléments électriques ainsi que leur position.
Pour mener à bien cette tâche le concepteur utilise un éditeur de polygones appelé
éditeur de layouts. Cet outil permet en outre d’obtenir un ensemble de plans de
masques, sous la forme d’un fichier informatique directement utilisable par le fondeur.

V.6.2.1 Procédé de fabrication d'un transistor MOS canal N

Nous allons dans un premier temps regarder un procédé simplifié de réalisation de
transistors MOS à canal N à enrichissement. Cela signifie qu'il faut réaliser dans un
substrat de type p qui constituera la zone de canal, les deux zones très dopées de
type n+ qui constitueront les source et drain. L'oxyde de grille sur la zone de canal
devra être de très bonne qualité électronique. La fin du procédé consistera à réaliser
les zones de contacts de grille, de source et de drain.
La succession des étapes principales de réalisation est la suivante :
- nettoyage du substrat,
- oxydation épaisse de masquage de dopage des source et drain,
- photolithogravure d'ouverture des source et drain,
- dopage au phosphore (diffusion ou implantation ionique),
- photolithogravure d'ouverture de la zone de canal,
- oxydation fine de l'oxyde de grille,
- ajustement de la tension de seuil par implantation ionique de Bore,
- photolithographie d'ouverture des contacts de source et de drain,
- dépôt d'aluminium,
- photolithogravure de l'aluminium,
- recuit final sous forming-gas (mélange d'azote et d'hydrogène à 10%) pour améliorer
les contacts.

Pour chacune de ces diverses opérations, le concepteur du circuit intégré peut définir
leur emplacement à la surface du silicium en respectant les règles de dessin (règles

11
Chapitre V Circuits Intégrés

de layout) exigées par le fondeur. La figure V.12 illustre ce que pourrait être le layout
du NMOS.
Ce procédé très simple permet de réaliser des transistors MOS ; il correspond aux
premiers procédés MOS mis en oeuvre industriellement au début des années 70.
Compte tenu des différentes étapes de masquage nécessitant des alignements, pour
diminuer les dimensions des transistors il a fallu trouver des méthodes permettant de
positionner automatiquement les zones de source et drain par rapport à la grille. Ces
technologies sont alors dites autoalignées.

V.6.2.2 Transistors CMOS

La technologie CMOS est une technologie planaire qui permet de réaliser
simultanément sur un même substrat des transistors MOS à canal N et des transistors
MOS à canal P. Lorsque l’on intègre un NMOS et un PMOS sur le même support de
silicium, il est nécessaire de réaliser des régions de polarité différente de celle du
substrat afin d’isoler le MOS concerné. Ces régions sont appelées caissons. Parmi les
types de technologies CMOS, on peut citer les trois qui sont les plus connues: la
technologie CMOS à caisson n, la technologie CMOS à caisson p, et la technologie
CMOS à double caisson. Une technologie CMOS à caisson n utilise un substrat en
silicium de type p dans lequel est formé un caisson en silicium de type n. Des
transistors pMOS sont alors réalisés dans ce caisson et des transistors nMOS dans le
substrat.
Les transistors nMOS et pMOS qui peuvent être réalisés par ces technologies sont
utilisés pour former des fonctions analogiques ou numériques ; une coupe de ces
transistors est donnée sur la figure V.13.

Figure V.13 Vue en coupe des transistors CMOS de type n et de type p réalisés par
trois différents procédés de fabrication CMOS.

L’approche la plus couramment utilisée dans une technologie CMOS à caisson n est
d’utiliser un substrat en silicium de type p modérément dopé, de créer le caisson n
pour les composants à canal p et de former les transistors à canal n dans le substrat
natif. Le procédé de fabrication utilisé par cette technologie est généralement
complexe et dépend du fondeur, nous allons donc restreindre notre étude aux étapes
essentielles.
La figure V.14 illustre le procédé de fabrication en technologie CMOS à caisson n et
donne à chaque étape du procédé une vue en coupe de la tranche du silicium en
fabrication et le masque correspondant. Généralement dans une technologie de
circuits intégrés, on commence par une tranche de silicium (Wafer) sur laquelle on a
déjà déposé une couche épaisse d’oxyde. La première étape consiste à définir la
région où le caisson n sera formé, dans cette région la couche d’oxyde épais est
gravée pour permettre une diffusion profonde d’impureté de type n telle que le
phosphore. La profondeur du caisson ainsi que son niveau de dopage va dépendre de
l’énergie et de la durée de la diffusion. Le caisson ainsi formé va servir à réaliser des
transistors à canal p.
La seconde étape consiste à définir les régions où seront formées les couches fines
d’oxyde qui sont nécessaires pour réaliser les grilles des transistors. La couche
épaisse d’oxyde est alors gravée jusqu’au substrat dans les régions où des transistors

12
Chapitre V Circuits Intégrés

à canal n seront réalisés, et jusqu’au caisson dans les régions où des transistors de
type p seront formés. Les couches fines sont alors crées par oxydation du silicium.
Dans l’étape suivante la grille en polysilicium est formée. Cette étape consiste à
recouvrir le matériau de polysilicium puis à faire une gravure pour enlever l’essentiel
de cette couche de façon à ne laisser que les régions qui vont servir comme grille pour
les transistors.
Dans les deux étapes qui suivent les transistors de type n et les transistors de type p
sont définis. Une diffusion localisée d’impuretés de type donneur telle le phosphore,
va former le drain et la source des transistors à canal n, ces régions sont appelées
régions de diffusion n+. Une diffusion localisée d’impuretés de type accepteur telle
que le Bore va former les régions de drain et source des transistors à canal p, ces
régions sont appelées région de diffusion p+. Ces deux étapes sont faites après la
formation de la grille de polysilicium pour assurer un auto-alignement des deux
régions de diffusion d’un transistor.

Figure V.14 Les différentes étapes suivies pendant un procédé de fabrication d’une
technologie CMOS à caisson n.

13
Chapitre V Circuits Intégrés

Les étapes précédentes ont permis de réaliser des transistors à canal p dans le
caisson et des transistors de type n dans le substrat. L’étape qui suit consiste à définir
les lieux où un contact sera réalisé. La couche d’oxyde est alors gravée jusqu’aux
surfaces sur lesquelles sera pris un contact métallique. Cette étape est suivie par une
métallisation pour former ces contacts métalliques ainsi que les pistes
d’interconnexions. Le nombre de niveaux de métal diffère d’une technologie à une
autre, plus il y a de niveaux de métal, plus le concepteur a de facilités pour réaliser les
connections entre les composants dans le circuit intégré.
L’étape finale consiste à recouvrir le circuit d’une couche de passivation (une couche
d'oxyde) et à réaliser des ouvertures pour les différents plots du circuit intégré. La
couche de passivation est nécessaire puisqu’elle permet de protéger le silicium d’une
contamination par des impuretés qui peuvent affecter les composants.
Par analogie avec les étapes du procédé de fabrication de la technologie CMOS à
caisson n on peut déduire les étapes des procédés CMOS à caisson p ou à double
caisson.

V.6.2.3 Technologie bipolaire

La technologie bipolaire est une technologie planaire qui permet de réaliser des
systèmes à très haute échelle d’intégration à partir de transistors bipolaires. Un circuit
dans cette technologie peut incorporer des transistors npn, des transistors pnp, des
diodes, des résistances et des éléments capacitifs. Les propriétés des transistors
bipolaires font que les circuits électroniques réalisés dans cette technologie sont plus
rapides comparés aux mêmes circuits réalisés dans une technologie CMOS. Cependant
l’inconvénient majeur qu’ils présentent est leur forte consommation.
Une vue en coupe des éléments réalisés dans cette technologie est présentée sur la
figure V.15 où on peut observer des résistances formées par des régions de diffusion
p+ dans la couche épitaxiale de type n. Une diffusion n+ réalisée dans une région p+
permet de former des diodes à jonctions. Un transistor npn vertical est réalisé par une
succession de diffusions n+ et p+ dans la couche épitaxiale. Cette dernière couche sert
de collecteur pour le transistor, la diffusion p+ sert de base et la diffusion n+
d’émetteur. Le transistor pnp latéral est formé par deux régions de diffusion p+, qui
servent d’émetteur et de collecteur, dans la couche épitaxiale de type n qui sert de
base pour le transistor. Les éléments capacitifs ne sont pas présentés dans cette
figure.

Figure V.15 Vue en coupe des composants réalisés dans une technologie bipolaire.

Le point de départ dans un procédé de fabrication bipolaire est généralement un

substrat de type p modérément dopé. La surface de ce substrat est ensuite polie et
traitée pour enlever les impuretés et les couches d’oxyde.
Une couche mono-cristalline de silicium de type n est ensuite formée par épitaxie sur
tout le substrat. Cette couche va servir de collecteur pour les transistors verticaux de
type npn ou de base pour les transistors latéraux de type pnp.
Une épaisse couche d’oxyde est alors formée sur toute la surface de silicium. Cette
couche dont l’épaisseur est typiquement de l’ordre de 5000 Å, permet de réaliser des
masques pour définir les régions où seront formées les zones dopées par diffusion
d’impuretés donneur et accepteur.
L’étape suivante consiste à former les îlots d’isolation par diffusion d’impureté
donneur p+. Cette diffusion est réalisée dans les régions définies par la gravure faite

14
Chapitre V Circuits Intégrés

dans l’épaisse couche d’oxyde. Ces îlots permettent de séparer électriquement les
transistors adjacents.
La première étape consiste à déposer par épitaxie une couche de silicium de type n.
Une première diffusion d’impureté donneur permet de réaliser des îlots d’isolation.
Une deuxième diffusion, moins profonde, de donneurs permet de réaliser la base du
transistor npn vertical. Une diffusion d’impureté accepteur définit la région d’émetteur
du transistor. Les dernières étapes consistent à réaliser les contacts ohmiques, les
pistes métalliques pour l’interconnexion et à déposer une couche de passivation.
L’étape suivante consiste à réaliser une gravure dans la couche épaisse d’oxyde pour
définir les régions où seront formés les collecteurs ainsi que les émetteurs des
transistors pnp latéraux, les régions de base des transistors npn verticaux ainsi que
les résistances. Une seconde diffusion d’impureté donneur permet de réaliser des
zones de diffusion p+ dans ces régions.
Les régions d’émetteur des transistors npn verticaux ainsi que les contacts ohmiques
dans le caisson n sont alors réalisés par une diffusion d’impureté donneur (diffusion
n+).
Un dépôt de métal permet ensuite de former les contacts sur les différents
composants ainsi que les pistes métalliques pour l’interconnexion. Enfin une couche
de passivation est formée sur la surface du silicium, elle permet de protéger les
composants d’une éventuelle contamination.
Dans cette énumération, toutes les étapes ne sont pas détaillées. En les énumérant de
façon exhaustive, pour ce procédé considéré simple et ancien, le nombre d'étapes
élémentaires avoisine les 200. Des procédés plus récents atteignent facilement 400 à
500 étapes. C'est ce qui explique, notamment que le temps de fabrication est de
l'ordre de 2 à 3 mois en fonction du degré de complexité.

15
Chapitre V Circuits Intégrés

16