Exercice 10
Donné : bus de données de 8 bits, fréquence d’horloge = 100 MHz.
Hypothèse : 1 transfert par cycle d’horloge (mode SDR, pas de DDR).
Formule : Taux de transfert (bits/s) = Largeur du bus (bits) × Fréquence (Hz).
Calcul : 8 × 100·10⁶ = 800000000 bits/s = 100 MB/s ≈ 95.37 MiB/s.
Réponse : 800 Mbit/s, soit 100 MB/s (≈ 95,37 MiB/s).
Exercice 11
Donné : 8 mots de 16 bits chacun.
Formule : Capacité (bits) = Nombre de mots × taille d’un mot (bits).
Calcul : 8 × 16 = 128 bits = 16 octets.
Réponse : 128 bits, soit 16 octets.
Exercice 12
Donné : taille du bus d’adresses K = 16, taille du bus de données N = 8.
Interprétation : 2^K adresses distinctes, N bits par adresse (N = 8 bits = 1 octet).
Formule : Capacité (octets) = 2^K × (N/8).
Calcul : 2^16 × (8/8) = 65536 × 1 = 65536 octets.
Conversions : 65536 octets = 64 KiB = 524288 bits (≈ 512 Kibit).
Réponse : 65 536 octets (64 KiB).
Exercice 13
Donné : transfert de 16 octets toutes les 40 ns.
Formule : Bande passante = Volume / Période.
Calcul : 16 octets / 40 ns = 400,000,000 octets/s = 400 MB/s ≈ 381.47 MiB/s = 3.2 Gbit/s.
Réponse : 3,2 Gbit/s, soit 400 MB/s (≈ 381,47 MiB/s).
Exercice 14 — Adressage et endianness
Hypothèses : mémoire adressable au octet, adresses en hexadécimal.
1) Mot de 4 octets à l’adresse 0x0000000003 :
Un mot de 4 octets occupe 4 adresses consécutives : 0x0000000003, 0x0000000004, 0x0000000005
et 0x0000000006.
2) Nombre 0xD1C2A3B4 placé à l’adresse 0x0000000005 : distribution des octets selon le format :
Format Big Endian
Adresse Octet stocké
0x0000000005 D1
0x0000000006 C2
0x0000000007 A3
0x0000000008 B4
Format Little Endian
Adresse Octet stocké
0x0000000005 B4
0x0000000006 A3
0x0000000007 C2
0x0000000008 D1
Rappel :
• Big Endian : l’octet de poids fort (MSB) est à l’adresse la plus basse.
• Little Endian : l’octet de poids faible (LSB) est à l’adresse la plus basse.
Remarque : certains processeurs imposent l’alignement des mots en mémoire. Ici, on considère un
adressage générique sans contrainte d’alignement.