Ministère de l'Enseignement Supérieur et de la Recherche Scientifique
UNIVERSITE DE SFAX
ECOLE NATIONALE D’INGÉNIEURS DE SFAX
DEPARTEMENT DE GENIE ELECTRIQUE
Compte-Rendu de Travaux Pratiques N°2 :
Étude des Circuits Combinatoires
2025-2026
Elaboré par :
Mohamed Aziz Gandouzi
Rayen Fridhi
I - Le Codeur Décimal
But de l'exercice
L'objectif de cet exercice est de concevoir un circuit codeur décimal-BCD
(Binary Coded Decimal). Ce circuit doit convertir un signal d'entrée décimal
(l'une des 10 entrées, de 0 à 9, est active) en son équivalent binaire sur 4 bits
(S3, S2, S1, S0).
1. Table de Vérité
La table de vérité décrit la relation entre les 10 entrées (D0 à D9) et les 4
sorties (a3 à a0). On suppose qu'une seule entrée peut être active (égale à 1)
à la fois.
D D D D D D D D D D s s s s
9 8 7 6 5 4 3 2 1 0 3 2 1 0
0 0 0 0 0 0 0 0 0 1 0 0 0 0
0 0 0 0 0 0 0 0 1 0 0 0 0 1
0 0 0 0 0 0 0 1 0 0 0 0 1 0
0 0 0 0 0 0 1 0 0 0 0 0 1 1
0 0 0 0 0 1 0 0 0 0 0 1 0 0
0 0 0 0 1 0 0 0 0 0 0 1 0 1
0 0 0 1 0 0 0 0 0 0 0 1 1 0
0 0 1 0 0 0 0 0 0 0 0 1 1 1
0 1 0 0 0 0 0 0 0 0 1 0 0 0
1 0 0 0 0 0 0 0 0 0 1 0 0 1
2. Équations Logiques
À partir de la table de vérité, on peut déduire les équations logiques pour
chaque sortie.
• Pour S0 :
S0 =D1 +D3 +D5 +D7 +D9
• Pour S1 :
S1 =D2 +D3 +D6 +D7
• Pour S2 :
S2 =D4 +D5 +D6 +D7
• Pour S3 :
S3 =D8 +D9
II - Le Décodeur 2 à 4
But de l'exercice
L'objectif est d'étudier un décodeur 2 vers 4 avec une entrée de validation.
Ce circuit a pour fonction d'activer une seule de ses quatre sorties en fonction
de la combinaison binaire de ses deux entrées, à condition que l'entrée de
validation V soit active.
1. Table de Vérité
Les entrées sont V (validation), A et B. Les sorties sont S0, S1, S2, S3. Les
sorties sont actives à l'état haut (1).
V B A S3 S2 S1 S0
0 X X 0 0 0 0
1 0 0 0 0 0 1
1 0 1 0 0 1 0
1 1 0 0 1 0 0
1 1 1 1 0 0 0
2. Équations Logiques
*S0 =𝑉. 𝐴. 𝐵
*S1 =𝑉. 𝐴. 𝐵
*S2 =𝑉. 𝐴. 𝐵
*S3 =𝑉. 𝐴. 𝐵
III - Le Multiplexeur 2 à 1
But de l'exercice
Cet exercice vise à comprendre le fonctionnement d'un multiplexeur 2 vers
1 . Ce circuit agit comme un aiguilleur : il sélectionne l'une de ses deux
entrées de données (A ou B) pour la diriger vers la sortie unique (X) en
fonction de la valeur d'une entrée de commande (S).
1. Table de vérité et Équation de la sortie
Descriptio
S A B X (Sortie)
n
0 0 X 0 X=A
0 1 X 1 X=A
1 X 0 0 X=B
1 X 1 1 X=B
-Équations Logiques:
X=(𝑆. 𝐴) + (𝑆. 𝐵)
2. Réalisation avec des portes NAND à 2 entrées
Pour réaliser ce circuit uniquement avec des portes NAND, nous devons
transformer l'équation. En appliquant une double négation et le théorème de
De Morgan :
*X=(𝑆. 𝐴) + (𝑆. 𝐵)
*X=((𝑆. 𝐴) . (𝑆. 𝐵))
• Une porte NAND pour créer S à partir de S (en reliant les deux entrées
de la NAND à S).
• Une porte NAND avec les entrées S et A.
• Une porte NAND avec les entrées S et B.
• Une porte NAND finale qui prend en entrée les sorties des deux portes
précédentes.
IV - Multiplexeur 4 à 1
But de l'exercice
L'objectif est d'analyser un circuit plus complexe réalisant la fonction d'un
multiplexeur 4 vers 1 en utilisant trois multiplexeurs 2 vers 1. Il s'agit de
déterminer les équations logiques des différentes étapes et de comprendre la
structure hiérarchique.
1. Équations logiques de U, V et Z
En se basant sur la structure du MUX 2 vers 1 de l'exercice précédent et le
schéma fourni :
• MUX1 (sortie U) sélectionne entre A et B avec la commande S0.
U=𝑆0 ⋅ 𝐴 + 𝑆0 ⋅ 𝐵
• MUX2 (sortie V) sélectionne entre C et D avec la même commande S0.
V=𝑆0 ⋅ 𝐶 + 𝑆0 ⋅ 𝐷
• MUX3 (sortie Z) sélectionne entre les sorties U et V avec la commande
S1.
Z=𝑆1 ⋅ 𝑈 + 𝑆1 ⋅ 𝑉
En substituant U et V dans l'équation de Z, on obtient l'équation complète du
multiplexeur 4 vers 1 :
*Z=𝑆1 ⋅ (𝑆0 ⋅ 𝐴 + 𝑆0 ⋅ 𝐵) + 𝑆1 ⋅ (𝑆0 ⋅ 𝐶 + 𝑆0 ⋅ 𝐷)
*Z=𝑆1𝑆0𝐴 + 𝑆1𝑆0𝐵 + 𝑆1𝑆0𝐶 + 𝑆1𝑆0𝐷
Cette équation montre bien que le couple (S1, S0) agit comme une adresse
pour sélectionner l'une des quatre entrées (A, B, C, ou D).
Montrer que le mux 4 à 1 permet de réaliser la fonction OU exclusif
(XOR):
Rappel :
Fonction OU Exclusif (XOR)
La fonction XOR, notée A⊕B, est vraie (sortie à 1) si et seulement si une
seule de ses entrées est vraie.
• Équation logique : S=(𝐴 ⋅ 𝐵) + (𝐴 ⋅ 𝐵)
• Table de vérité :
A B S (A ⊕ B)
0 0 0
0 1 1
1 0 1
1 1 0
Multiplexeur 4 vers 1 (MUX 4:1):
Z=𝑆1. 𝑆0. 𝐷0 + 𝑆1𝑆0𝐷1 + 𝑆1𝑆0𝐷2 + 𝑆1𝑆0𝐷3
Démonstration
Pour que le MUX réalise la fonction XOR,
Y=𝑆1. 𝑆0. 0 + 𝑆1. 𝑆0.1 + 𝑆1. 𝑆0. 1 + 𝑆1. 𝑆0.0
Les termes multipliés par 0 s'annulent :
Y=0 + (𝑆1𝑆0) + (𝑆1𝑆0) + 0
On obtient l'équation finale :
Y=𝑆1𝑆0 + 𝑆1𝑆0
Cette équation est exactement l'équation de la fonction OU exclusif
(S1⊕S0).
Montrer que le Mux 4 à 1 permet de réaliser la fonction
majorité de 3 variables:
Rappel:
La fonction majorité à 3 variables
Une fonction majorité (M) à 3 entrées (A, B, C) donne une sortie à 1 si deux
entrées ou plus sont à 1. Autrement dit, la sortie est à 1 si la majorité des
entrées est à 1.
• Équation logique simplifiée : M=(A⋅B)+(B⋅C)+(A⋅C)
• Table de vérité:
A B C M (Sortie)
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
Multiplexeur 4 vers 1 (MUX 4:1):
Z=𝑆1. 𝑆0. 𝐷0 + 𝑆1𝑆0𝐷1 + 𝑆1𝑆0𝐷2 + 𝑆1𝑆0𝐷3
Démonstration :
Pour réaliser cette fonction, nous allons connecter les variables S1 et S0 aux
lignes de sélection et déduire l'état des entrées de données (D0 à D3 ) en
fonction de la troisième variable, D3.
En substituant :
Z=(𝑆1𝑆0 ⋅ 0) + (𝑆1𝑆0 ⋅ 𝐷3) + (𝑆1𝑆0 ⋅ 𝐷3) + (𝑆1𝑆0 ⋅ 1)
Simplifions l'expression :
Z=0 + 𝑆1𝑆0𝐷3 + 𝑆1𝑆0𝐷3 + 𝑆1𝑆0
Z=𝑆1𝑆0𝐷3 + 𝑆1𝑆0𝐷3 + 𝑆1𝑆0
L'équation de sortie de notre MUX est donc bien celle de la fonction majorité.
Conclusion Générale
En résumé, le but de ce TP était de maîtriser l'analyse et la conception des
circuits logiques combinatoires.