1.1 La fonction booléenneUn BCest un 1,5 La fonction logiquef (x.y) (x.

y) est
forme réduite de le même que
(A)AB AV. (A)f (x y)(x y )
(B) (A B) (A C)
(B)f (x y)(x y)
(C)AB ABC
(D) (A C) B (C)f (x.y)(x.y)

1.2 Expression booléenne pour la sortie de (D) Aucun des éléments ci-dessus
Porte logique XNOR (équivalence) avec 1.6 L'expression booléenne
Les entrées A et B sont
(a b c d) (b c ) se simplifie à
(A)AB A B
(A)1 (B)a.b
(B)A B A B
(C)a.b (D)0
(C)(A B)(A B) 1.7 L'expression booléenneAB AC BC
(D)(A B)(A B) se simplifie à
1.3 La sortie d'une porte logique est « 1 » quand (A)AV.J.-C. AC (B)AB AC B
tous ses entrées sont à la logique « 0 ». La porte est (C)AB AC (D)AB BC
soit
1.8 L'expression booléenne
(A)ANAND ou une porte EX-OR
(B) Une porte NOR ou une porte EX-OR
(X Y)(X Y)  ( X Y )  X
(C) Une porte OU ou une porte EX-NOR se simplifie à
(D) Une porte ET ou une porte EX-NOR (A)X (B)Y
1.4 Pour le circuit montré ci-dessous, la sortie F (C)XY (D)X+Y
est donné par 1.9 Si X = 1 dans l'équation logique
X
F X Z Y (Z XY)

X Z ( X  Y ) alors

1 (B)F= 0 (A)Y=Z (B)Y Z

X (D)F X (C)Z= 1 (D)Z= 0
2Électronique numérique
1.10La fonction booléenneY AB CDà 1.15L'expression booléenne de la sortie de
être réalisé en utilisant seulement des NAND à 2 entrées le circuit logique montré dans la figure est
les portes. Le nombre minimum de portes A

exigé est B

(A) 2 (B) 3 V
(C) 4 (D)5 Y
C

1.11L'expression logiquey U n  A Best (A)Y A B A B  C

équivalent à (B)Y Un B A B  C
(A)y AB (B)y AB (C)Y A B A B C
(C)y Un B (D)y Un B (D)Y A B A B C
1.12Le nombre de Booléens distincts 1.16Pour un circuit logique à 3 entrées montré ci-dessous,
expression de 4 variables est la sortie 'Z' peut être exprimée comme
P
(A)16 (B) 256
(C) 1024 (D)65536
Q Z
1.13L'ensemble complet de seulement ces Logiques
Les portes désignées comme portes universelles sont
R
(A)Portes NOT, OU et ET.
(A)Q R (B)PQ R
(B) Portes XNOR, NOR et NAND.
(C)Q R (D)P Q R
(C) portes NOR et NAND.
1.17Pour l'oscillateur à anneau montré dans le
(D)XOR, NOR et NAND portes.
figure, le délai de propagation de chacun
1.14Pour le circuit montré dans la figure le l'inverseur est de 100 pico-sec. Quel est le
Expression booléenne pour le outputYin fréquence fondamentale de l'oscillateur
termes des entrées P, Q, R et S
sortie ?
P
V0

Q
10 MHz (B) 100 MHz
Y (C) 1 GHz (D)2GHz
R
1.18Une porte logique universelle peut implémenter
n'importe quelle fonction booléenne en se connectant
un nombre suffisant d'entre eux de manière appropriée.
S
Trois portes sont montrées.
F=
1 X+ Y
(A)P Q R S X X F=
2 XY

Y Y
(B)P Q R S Porte 1 Porte 2

(C)( P Q) (R S ) X F=

3 X+ Y

Y
(D)(P Q) (R S ) Porte 3
 Algèbre booléenne et porte logique3

1.19Dans la figure montrée, le outputY est P X

Q
nécessaire d'êtreY AB C DLes portes Z
M1
G1 etG2doit être,
A Y
G1 R
B (A)M 1 (PORQ) XORR
G2 Y

C (B)M1 (PANDQ) XOR R

D
(C)M1 (PNORQ)XORR
(A) NOR, OU (B) OU, NAND
(C) NAND, OU (D)ET, NAND (D)M1 (PXORQ)XORR
1,20Dans le circuit montré dans la figure, si 1.23Si l'entrée du circuit numérique
C 0,l'expression pourOui composé d'une cascade de 20 X-OR
C si les portes sont X, alors la sortie Y est égale à

Un 1
B
Y
Y
X
Un
(A) 0 (B) 1
B
(C) X (D)X
(A)Y AB A (B)Y AB AB
1,24 Pour le circuit logique montré dans la figure, le
(C)Y A B (D)Y AB
condition d'entrée requise (A, B, C) pour
1,21La sortie dans le circuit logique numérique faire que la sortie (X) = 1 est
montré dans la figure est A
XOR B
X
Y
ET X
C
F
(A) 1, 0, 1 (B) 0, 0, 1
Z (C) 1, 1, 1 (D) 0, 1, 1
XNOR 1,25Le nombre minimum de portes NAND
(A)F X Y Z X Y Z nécessaire de mettre en œuvre le booléen

(B)F X Y Z X Y Z fonctionU n  A B  A B C est égal à

(C)F X Y Z X Y Z Zéro (B) 1

(C) 4 (D) 7
(D)F X Y Z X Y Z
1,26Un oscillateur à anneau consistant en 5
1,22Lequel des suivants est un booléen les onduleurs fonctionnent à une fréquence de 1,0
L'expression représente correctement le
MHz. Le temps de propagation par porte est
relation entre P, Q, R etM 1 ? _______ nsec.
4Électronique numérique
1,27Une fonction booléenne de deux variables x
andy est défini comme suit
f(0, 0) f(0, 1) f(1, 1) 1;f(1, 0) 0
En supposant que les compléments de x et y sont

non disponible, la solution au coût minimum

pour réaliser un NOR à 2 entrées seulement
portes et portes OU à 2 entrées (chacune ayant
le coût unitaire) aurait un coût total de
(A) 1 unité (B) 4 unité
(C) 3 unité (D) 2 unités
1,28Nombre minimum de NAND à 2 entrées
portes nécessaires pour mettre en œuvre la fonction,

F= ( X + Y (Z + W) est
(A) 3 (B) 4
(C) 5 (D) 6
 Algèbre booléenne et porte logique5

Clé de réponse : Algèbre booléenne et porte logique

1.1 B 1.2 B, C 1.3 B 1.4 B 1.5 B

1.6 D 1,7 Un 1.8 A 1.9 D 1.10 B
1.11 D 1.12 D 1,13 C 1,14 B 1,15 Un
1.16 C 1.17 C 1.18 C 1,19 A 1,20 Un
1,21 A 1.22 D 1.23 B 1,24 D 1.25 Un
1,26 100 1,27 D 1,28 B
2.1 Le nombre de termes de produits dans le (C)X Y Y Z X Z
expression somme de produits minimisée
obtenu par le biais de la carte K suivante (D)X Y Y Z X Z
(où, 'd' désigne les états indifférents) 2.4 La forme SOP (somme de produits) d'un
Les fonctions booléennes sont (0,1,3,7,11)
1 0 0 1
où les entrées sont A, B, C, D, (A est le MSB)
0 d 0 0 etDis LSB). L'équivalent
0 0 d 1 l'expression minimisée de la fonction est
(A)(B C)(A C)(A B)(C D)
1 0 0 1
(A)2 (B) 3 (B)( B C)(A C)(A C)(C D)
(C) 4 (D)5 (C)( B C)(A C)(A (C)(C D)
2.2 La fonction minimale de produit-somme
(D)(B C)(A B)(A B)(C D)
décrit par la carte K donnée dans la figure,
est 2.5 f(A,B,C,D) M(0, 1, 3, 4, 5,
AB 7,9,11, 12,13,14,15) est un maxterme
C 00 01 11 10 représentation de la fonction booléenne f(A,
0 1 1 0 0 Un B,C,D) où A est le MSB et D est
le LSB. L'équivalent minimisé
1 0 0 0 0 la représentation de cette fonction est
(A)(A  C D)(A B D)
C
(B)ACD États-Unis
(A)AC (B)Un C
(C)U n  C (D)AC (C)ACD ABCD ABCD
2.3 L'expression booléenne (D) (B C D)(A B C D)
X Y Z X Y Z X Y Z X Y Z X Y Z ( A  B C D)
peut être simplifié en 2.6 Considérez la somme des produits suivante
(A)X Z X Z Y Z expression
(B)X Y Y Z Y Z F ABC ABC ABC ABC ABC
2Électronique numérique
Le produit équivalent des sommes 2.10 Voici la carte de Karnaugh d'un booléen
l'expression est fonction de cinq variables P, Q, R, S et
(A)F ( A  B C)(A B  B C) X. La somme minimale de produits (SOP)
(B)F ( A  B C)(A B C)(A B C) l'expression pour la fonction est
(C)F ( A  B C)(A B C)(A B C) PQ PQ
RS 00 01 11 10 RS 00 01 11 10
(D)F ( A  B C)(A B C)(A B C)
00 0 0 0 0 00 0 1 1 0
2,7 L'expression de sortie pour le Karnaugh
01 1 0 0 1 01 0 0 0 0
la carte montrée ci-dessous est
11 1 0 0 1 11 0 0 0 0
BC
A 00 01 11 10 10 0 0 0 0 10 0 1 1 0

0 1 0 0 1 X= 0 X=1
1 1 1 1 1 (A)P Q S X  P Q S X  Q R S X Q R S X
(A)A  B (B)Un C (B)Q S X Q S X
(C)A C (D)Un C
(C)Q S X Q S X
2,8 L'expression booléenne pour la vérité
le tableau ci-dessous est (D)Q S Q S
Un B C f 2.11 L'expression booléenneY ABC D
0 0 0 0
 ABC D A B C D  A B C D peut être
0 0 1 0
0 1 0 0 réduit à
0 1 1 1 (A)Y ABC D ABC ACD
1 0 0 0 (B)Y ABC D B C D  A B C D
1 0 1 0
1 1 0 1 (C)Y ABC D B C D  A B C D
1 1 1 0 (D)Y ABC D B C D  A B C D
(A)B(A C)(A C) 2.12Lequel des éléments suivants donne le
(B)B(A C)(A C) expression simplifiée de somme de produits
pour la fonction booléenne
(C)B(A C)(A C)
F m0 m2 m3 m5
(D)B(A C)(A C)
2,9 La forme minimisée de la logique oùm0,m2,m3etm5sont des mintermes

expression correspondant aux entrées A, B et C

(ABC ABC ABC ABC) est avec A comme le MSB et C comme le LSB ?
(A)AC B C  A B (A)AB ABC ABC
(B)AC a v. J . - C .  A B (B)AC AB ABC
(C)AC B C  A B (C)AC AB ABC
(D)AC a v a n t J . - C .  A B (D)ABC AC ABC
 KMAP3
2.13L'expression booléenneAC B C est 2.16A une forme minimisée de Flaest fonction

équivalent à (A)F X Y Y Z
(A)AC AV.  AC (B)F X Y Y Z
(B)a v. J . - C .  AC AV  A C B (C)F X Y Y Z
(C)AC B C  a v a n t J . - C .  A B C (D)F X Y Y Z
(D)A B C  ABC A B C  A B C 2.17Lequel des circuits suivants est un
2.14 Si la fonction W, X, Y et Z est comme réalisation des fonctions ci-dessus F?
suit (A)
X
W R P Q  R S F
Y
X PQ R S PQ R S PQ R S Z

Y R S P R P Q  P Q (B) X
Z R S P Q  P Q R  P Q S F
Y
Alors
Z
(A)W Z , X Z
(C) X
(B)W Z , X Y
(C)W Y F
Y
(D)W Y Z Z
2.15 La forme simplifiée de la logique booléenne
(D) X
expressionY (ABC D)(A D B C )
F
peut être écrit comme Y
Z
(A)A D B C D
2.18L'expression de sortie pour le Karnaugh
(B)A D  B C D
La carte montrée ci-dessous est
(C)( Un D)(BC D) CD
AB 00 01 11 10
(D)A D  B C D
00 0 0 0 0
01 1 0 0 1
Données communes pour les questions 2.16 et 2.17
11 1 0 1 1
La carte de Karnaugh suivante représente un 10 0 0 0 0
fonctions F (A)BD BCD (B)BD AB
F
YZ (C)BD ABC (D)BD ABC
X 00 01 11 10

0 1 1 1 0

1 0 0 1 0
4 |Électronique numérique
Clé de réponse : KMAP

2.1 A 2.2 A 2,3 B 2.4 A 2,5 A

2,6 Un 2,7 B 2,8 A 2.9 A 2.10 B
2.11 D 2.12 B 2.13 D 2.14 A 2.15 A
2,16 B 2,17 D 2.18 D
Q.1Considérez le circuit montré dans la Q.3figure.
Considérez la logique basée sur le multiplexeur
circuit montré dans la figure.
Y 0 W 0
MUX 0
F MUX 0
0 1 MUX
F
1 MUX
1
1
X S1
Z S2
L'expression booléenne F implémentée Lequel des éléments suivants en logique booléenne
quelles fonctions sont réalisées par le circuit ?
par le circuit est
(A) F W S1S 2
(A) X Y Z X Y Y Z
(B)F WS1 W S2 S1S2
(B) X Y Z X Z Y Z
(C) F W S1 S 2
(C) X Y Z X Y Y Z (D)F W S1 S2
(D) X Y Z X Z Y Z Q.4 Dans un circuit de demi-soustracteur avec X et Y

4.28A Un additionneur à transport en cascade de 16 bits est comme

réalisé entrées, l'Emprunt (M) et la différence
(N X Y) sont donnés par
utilisant 16 additionneurs complets (FA) comme
(A)M X O XY
montré dans la figure. Le report-
(B)M XY,N X Y
le délai de propagation de chaque FA est de 12 ns
(C)M XY,N X Y
et le délai de propagation de la somme de chaque
(D)M X Y,N X Y
FA est de 15 ns. Le délai du pire des cas (en ns)
Q.5 La sortie Y d'un comparateur de 2 bits est
de cet additionneur 16 bits sera _______.
logique 1 chaque fois que l'entrée 2 bits A est
A0 B0 A1 B1 Un B14 A15 B15
14
supérieur à l'entrée 2 bits B. Le
nombre de combinaisons pour lesquelles le
C0 C1 C14 C15
FA0 FA1 FA14 FA15 la sortie est logique 1, est
(A) 4 (B) 6
S0 S1 S14 S15 (C) 8 (D) 10
2 |Électronique numérique
Q.6 La fonction logique mise en œuvreQ.9par Dans
le le circuit suivant, X est donné par
le circuit ci-dessous est (la masse implique une logique 0 Je
0
0 Je
0

0 1 Je
1 4 pour 1 1 Je
1 4à1
MUX MUX X
1 Je
2 1 Je
2
4´1 MUX
0 Je
3 S1 S0 0 Je
3 S1 S0
Je
0

Je Un B C
1

Y F (A)X A B C  ABC ABC A B C

Je
2
(B)X ABC A B C  A B C  ABC
Je
3 S1 S0
(C)X A B  a v. J . - C .  AC
(D)X
A B B C  AC
P Q
Q.10 Le nombre minimum de 2 à 1
(A)F= ET (P, Q) multiplexeurs nécessaires pour réaliser un 4-à-1
(B)F = OU (P, Q) un multiplexeur est
(A) 1 (B) 2
(C)F = XNOR (P, Q)
(C) 3 (D) 4
XOR(P, Q) Q.11 Sans circuit supplémentaire, un 8:1
Q.7 Quel est le nombre minimum de 2 MUXà peut
1 être utilisé pour obtenir
(A) Certaines mais pas toutes les fonctions booléennes
les multiplexeurs nécessaires pour générer un 2-
de 3 variables.
porte ET et une porte EX-OU à 2 entrées (B) Toutes les fonctions de 3 variables sauf
porte? aucune des 4 variables.
(A) 1 et 2 (B) 1 et 3 (C) Toutes les fonctions de 3 variables et
certaines mais pas toutes les 4 variables.
(C) 1 et 1 (D) 2 et 2
(D) Toutes les fonctions de 4 variables.
Q.8 La fonction booléenne réalisée par Q.12A
le 4 1MUX est utilisé pour implémenter un 3-
le circuit logique montré est fonction booléenne d'entrée telle que montrée dans

figure. Le Booléen fonctions

C Je0
F ( A , B , C ) mis en œuvre est
D Je1 4´1
F(A,B,C,D) A Je 0
MUX
Je2 Je1 4à1
1 MUX
Je 2 F(A, B, C)
Je3 S S0
1
0 Je 3
S1 S0
A B
(A)F m(0,1,3,5,9,10,14) B C
(A)F ( A , B , C ) (1,2,4,6)
(B)F m(2,3,5,7,8,12,13)
(B)F ( A , B , C ) (1,2,6)
(C)F m(1,2,4,5,11,14,15) (C)F ( A , B , C ) (2,4,5,6)
(D)F m(2,3,5,7,8,9,12) (D)F ( A , B , C ) (1,5,6)
 Circuits combinatoires3
Q.13 Considérez le circuit suivant qui (A) Y Je0
utilise un multiplexeur 2 pour 1 comme montré dans 2:1
MUX D
la figure ci-dessous. L'expression booléenne Je
1

S
pour outputFin termes de A et B X
S
Y Je0
0 2:1
MUX B
Y F Je
1

1 S
(B) X Je0
2:1
MUX D
Un B Je
1

S
(A)A B (B)A  B Y
S
X Je0
(C)U n  B (D)A B 2:1
MUX B
3.10 Une fonction booléenne f(A,B,C,D) = Je
1

M(1, 5, 12, 15) doit être mis en œuvre

en utilisant un multiplexeur 8 × 1 (A est le MSB). (C) Y Je0
2:1
Les entrées ABC sont connectées au MUX B
Je
sélectionner une entréeS 2S1S0du multiplexeur
1

S
X
respectivement. Lequel des éléments suivants S
Y Je0
les options donnent les bonnes entrées aux broches 2:1
0, 1, 2, 3, 4, 5, 6, 7 dans l'ordre? MUX D
Je
1

0
1 (D) X Je0
2:1
2
MUX B
3 Je
1
4 f(A,B,C,D) S
5 Y
S
6 X Je0
7 S 2:1
2 S1 S0 MUX D
Je
1

A B C
Q.16 Dans le circuit TTL montré,S 2àS0êtes
(A)D, 0,D, 0, 0, 0,D,D
lignes de sélection etX 7àX 0lignes d'entrée.
(B) D,1, D,1, 1, 1, D, D S0 et X 0 sont des LSB. La sortie Y est
(C) D,1, D,1, 1, 1, D, D 1

0
(D)D, 0,D, 0, 0, 0,D,D X0 X1 X2 X3 X4 X X
5 6 7X

4.26 Si X et Y sont des entrées et la différence E

8 : 1 MUX
(D=X–Y) et l'emprunt (B) sont le C S2
B S1
produits, lequel des suivants A S0
les diagrammes implémentent un demi-soustracteur ?
Y
4Électronique numérique
(A) Indéterminé Q.20 La sortie du MUX 4 à 1 montré
(B)U n B dans la figure est
(C)Un B 3
+ 5V
(D)C(A B) C(A B) 2
MUX
Q.17 La sortie du circuit montré dans la figure 1 F
est égal à 0 S1S0
A
B
X Y

(A)x y x (B)x y
A
B (C)x y (D)x y x
(A) 0 Q.21 La sortie Y dans le circuit ci-dessous est
(B) 1 toujours "1" quand
(C) A B A B P

(D)( A B) (A B)
Q.18 La logique réalisée par le circuit montré Q

dans la figure est Y

C R
Je0
Je 4´1
1
MUX F (A) deux ou plusieurs des entrées P, Q, R sont
Je2
C Je3
0
S1 S0 (B) deux ou plusieurs des entrées P, Q, R
sont "1"
A B
(A)F A C (B)F A C (C) tout nombre impair des entrées P, Q,
Ris "0"
(C)F B C (D)F B C
(D) un nombre impair de entrées P, Q,
Q.19 Le circuit montré dans la figure a 4 boîtes.
Ris "1"
chacun décrit par des entrées P, Q, R
Q.22Une ampoule dans un escalier a deux interrupteurs,
sortieY, Zavec
Y P Q R un interrupteur étant au rez-de-chaussée et
l'autre au premier étage. L'ampoule
Z R Q  R P Q P peut être activé et peut également être désactivé
Le circuit agit comme un DÉCONNECTÉ par l'un des interrupteurs
Q
indépendamment de l'état de l'autre
commutateur. La logique de commutation de l'
P l'ampoule ressemble
P Q P Q P Q P Q (A) une porte AND (B) une porte OU
Z R Z R Z R Z R
Y Y Y Y (C) une porte XOR (D) une porte NAND
Q.23 Le nombre minimum de NAND à 2 entrées
portes nécessaires pour implémenter une entrée 2
Sortie
La porte XOR est
(A) Additionneur 4 bits donnant P+Q
(B) Soustracteur 4 bits donnant P –Q (A) 4 (B) 5
(C) soustracteur 4 bits donnant Q –P (C) 6 (D) 7
(D) additionneur 4 bits donnant P+Q+R
 Circuits combinatoires5
Clé de réponse : Circuits combinatoires

3.1 B 3.2 195 3.3 D 3.4 C 3,5 B

3.6 D 3.7 A 3.8 D 3,9 Un 3.10 C
3.11 C 3.12 Un 3.13 D 3,14 B 3,15 A
3.16 B 3.17 B 3,18 B 3,19 B 3,20 B
3,21 B 3.22 C 3,23 Un
4.1 Dans un flip-flop J-K, nous avons, J Qand 4.4 Un circuit séquentiel utilisant un basculement D

K 1(vois la figure). En supposant que le retournement- et les portes logiques sont montrées dans la figure,

le flop a d'abord été dégagé et ensuite où X et Y sont les entrées et Z est le

chronométré pour 6 impulsions, la séquence à la
La sortie. Le circuit est
La sortie sera

J Q Q X

D Q Z
CLK
1 K CLK Q
Y
R Q Z

(A)010000 (B) 011001

(C) 010010 (D)010101
(A) S-R Flip-Flop avec entrées X = R et
4.2 Le bistable AnR est
Y=S.
(A) circuit combinatoire
(B) circuit séquentiel synchrone (B) S-R bascule avec entrées X = S et

(C) élément de mémoire d'un bit Y=R.

élément de retard d'une horloge (C) J-K Flip-Flop avec entrées X=J et
4.3 Un basculement maître-esclave a le Y=K.
caractéristique que
(D)J-KFlip-Flop avec entrées X=K et
(A)changer l'entrée immédiatement
réfléchi dans la sortie. Y=J.
(B) un changement dans la production se produit lorsque 4.5 Les bascules TwoD, comme montré ci-dessous, sont

l'état du maître est affecté. être connecté comme un compteur synchrone

(C) un changement dans la production se produit lorsque
qui passe par les suivants0 1
l'état de l'esclave est affecté.
séquence
(D) à la fois les états maître et esclave
sont affectés en même temps. 00 01 11 10 00 …
2 |Électronique numérique
Les entréesD0et respectivement
1
4,8 Le circuit numérique montré dans la figure
travaille comme
devrait être connecté comme

D0 Q0 D1 Q1
LSB MSB D Q
X
CLK Q0 CLK Q1 CLK Q
Horloge
(A) bascule J-K
(A) Q1 etQ0 (B) Basculateur RS à déclenchement d'horloge

(B)Q0etQ 1 (C)T-basculateur

(C)Q1Q0etQ1Q0 (D)Compteur à décalage

4.9 La fréquence du signal d'horloge
(D)Q1Q0etQ1Q0
appliqué au bord montant déclenché
4,6 Deux bascules D sont connectées comme un Le basculement montré dans la figure est de 10 kHz.
compteur synchrone qui passe par fréquence du signal disponible à Qis
le suivantQBQAséquence
00 11 01 10 00 ... D Q

Les connexions aux entréesDUnet

10 kHz CLK Q
DBsont
(A)10 kHz (B) 2,5 kHz
(A)DUn QB,DB QUn
(C) 20 kHz (D)5kHz
(B)DUn Q U n ,DB Q B 4.10 Pour un bascule formée à l'aide de deux NAND
portes comme montré dans la figure. L'instable
(C)DUn (QA Q B Q UnQB),DB QUn
l'état correspond à
(D)DUn (QUnQB Q A Q B),DB Q B X
Q
4,7 Considérez le circuit donné.
A
Q
Y
CLK (A)X 0,Y 0 (B)X 0 1
(C)X 1Y
, 0 (D)X Y
B
4.11 Pour un flip-flop J-K, son entrée J est reliée à
Dans ce circuit, la course autour
sa propre sortie et son entrée est
(A) ne se produit pas
connecté à sa propre sortie. Si le
(B) se produit lorsque CLK = 0 le basculement est alimenté par une horloge de fréquence
(C) se produit lorsque CLK = 1 et A = B = 1 1 MHz. Sa fréquence de sortie sera de
(D) se produit lorsque CLK = 1 et A = B = 0 _______ MHz.
 Circuits Séquentiels3
4.12 La fréquence d'horloge appliquée 4.16Le
au circuit montré dans la figure est un
le circuit numérique montré dans la figure ci-dessous est 1
D Q Q
kHz. Si l'état initial de la sortie Q DLatch Verrou DL
de la bascule est '0', alors la fréquence En Q En Q
de la forme d'onde de sortie Qin kHz est
CLK

(A) Basculer bascule.

X Q
T Q (B)Basculteur JK
CLK (C)S-RLatch.
Q (D) Master-SalveD Flip Flop.
Q
4.17 Un nombre pseudo aléatoire de trois bits
(A)0,25 (B) 0,5 le générateur est montré. Au départ, la valeur de
(C) 1 (D)2 sortieY Y2Y Y1 0est réglé sur 111. Le
4.13 Une cascade de trois identiques modulo-5 valeur de la sortie
Y après trois cycles d'horloge
les compteurs ont un module global de
est
(A)5 (B) 25 Y2 Y1 Y0
(C) 125 (D)625
4.14 L'état actuel QUnQBd'un deuxJ-K
D2 Q2 D1 Q1 D0 Q0
le système flip-flop est 00. Supposons que le
le temps de montée de l'horloge est beaucoup plus court que le
CLK
retard du flip-flop J-K. L'état suivant
du système est (A)000 (B) 001
5V (C) 010 (D)100
QUn QB 4.18 Dans le circuit de verrouillage montré, le NAND
J J les portes ont des valeurs non nulles, mais inégales

QUn
délais de propagation. L'entrée actuelle
K K la condition est :P=Q= '0'. Si l'entrée
la condition est changée simultanément à
CLK
P=Q= '1', les sorties X et Y sont
(A)00 (B) 01
X
(C) 11 (D)10 Q

4.15A MOD-ncompteur utilisant un synchrone

compteur binaire up avec synchronisation
l'entrée claire est montrée dans la figure. Le Q
Y
la valeur de nis _______.
(A)X= ‘1’,Y= ‘1’
Binaire 4 bits QUn QA
Compteur (B) Soit X = '1', Y = '0' ou X = '0',
QB QB
HORLOGE CLK QC QC
1
CLAIR QD QD (C) Soit X = '1', Y = '1' ou X = '0',
0
(D)X= ‘0’,Y= ‘0’
4 |Électronique numérique
4.19 Pour le circuit montré, l'état du compteur
(Q1 Q0) suit la séquence
1 J4 Q4 1 J3 Q3 1 J2 Q2 1 J1 Q1 1 J0 Q0
CLK CLK CLK CLK CLK

1 K4 1 K3 1 K2 1 K1 1 K0

Horloge
D0 Q0 D1 Q1
4.23 Le contenu initial du 4-bit série-en-
sortie parallèle, décalage à droite, registre à décalage

représenté dans la figure est 0110. Après trois

CLK
des impulsions d'horloge sont appliquées, le contenu de
(A)00, 01, 10, 11, 00 …
(B) 00, 01, 10, 00, 01 … le registre à décalage sera
Horloge
(C) 00, 01, 11, 00, 01 …
0 1 1 0
(D)00, 10, 11, 00, 10 … Série dans
4.20A un compteur à défilement de 4 bits et un 4 bits
Les compteurs synchrones sont fabriqués à l'aide de bascules
Å
flops ayant un délai de propagation de 10
en chaque. Si le retard dans le pire des cas dans le (A)0000 (B) 0101
compteur à ondes et le synchrone (C) 1010 (D)1111
compteur beRandSrespectivement, alors 4.24 Un train d'impulsions avec une fréquence de 1 MHz
10 ns est compté en utilisant un ripple modulo-1024
R= 40 ns,S= 10 ns compteur construit avec des bascules J-K. Pour
10 ns bon fonctionnement du compteur, le
30 ns délai de propagation maximum admissible
4.21 La figure donnée montre un compteur à par
onde.
étage de bascule est _______ nsec.
en utilisant des bascules déclenchées par le front positif.
4,25A compteur à défilement modulo-16 à 4 bits utilise J-
Si l'état actuel du compteur est
K-bascules. Si le délai de propagation de
Q2Q1Q0 011 puis son état suivant Q2QQ01
chaque FF est de 50 ns, l'horloge maximum
sera
la fréquence qui peut être utilisée est égale à
1 1
1
T0 Q0 T1 Q1 T2 Q2
(A)20 MHz (B) 10 MHz
(C) 5 MHz (D)4MHz
CLK
Q0 Q1 Q2 4.26La sortie actuelleQnd'un bord
(A)010 (B) 100 Le flip-flop J-K déclenché est logique 0. Si J =
(C) 111 (D)101 1, puis Qn1
4.22Cinq bascules J-K sont en cascade pour former
(A) ne peut pas être déterminé
le circuit montré dans la figure. Horloge
des impulsions à une fréquence de 1 MHz sont (B) sera logique 0
appliqué comme montré. La fréquence (en (C) sera logique 1
kHz) de l'onde à Q3est _______. (D) fera la course autour
 Circuits Séquentiels5
4.27La figure montre un compteur MOD-k, ici k (C)Un= 0 Un= 1
est égal à Un= 0

Q= 0 Q= 1

J0 Q0 J1 Q1
Un= 1

1 K0 Q0 1 K1 Q1 (D) Un= 1 Un= 1

Un= 0

Q= 0 Q= 1
(A)1 (B) 2
(C) 3 (D)4 Un= 0

Un compteur de 0 à 6 de 4,28 A se compose de circuit

4.30 Le 3 bascules.
montré consiste en un flip-flop J-K.

et un circuit combinatoire de 2 entrées flops, chacun avec un niveau bas actif

porte(s). Le circuit de combinaison consiste réinitialisation asynchrone(Rdentrée).Le

de Le compteur correspondant à ce circuit est

(A) une porte AND Q0 Q1 Q2
1 J Q 1 J Q 1 J Q
(B) une porte OU Horloge

1 K Rd 1 K Rd 1 K Rd
(C) une porte AND et une porte OR

(D)deux portes AND

(A) compteur binaire modulo-5.
4.29 Le diagramme de transition d'état pour la logique
(B) un compteur binaire à descente modulo-6.
le circuit montré est
(C) un compteur binaire descendant modulo-5.
2 : 1 MUX
D Q X1 (D)amodulo-6 compteur binaire à montée.
Y
CLK Q X0 Sélectionnez

(A) Un= 1 Un= 0

Un= 1

Q= 0 Q= 1

Un= 0

(B)A= 0 Un= 0
Un= 1

Q= 0 Q= 1

Un= 1
6 |Électronique Numérique
Clé de réponse : Circuits séquentiels

4.1 D 4.2 C 4.3 C 4.4 D 4,5 Un

4.6 D 4.7 A 4,8 C 4,9 D 4.10 Un
4.11 0,5 4.12 B 4.13 C 4.14 C 4,15 7
4.16 D 4.17 D 4.18 B 4.19 B 4,20 B
4.21 B 4,22 62,5 4.23 C 4.24 100 4,25 C
4.26 C 4,27 C 4,28 D 4,29 D 4.30 Un
5.1 Considérez un convertisseur D/A à quatre bits. (C)
La valeur analogique correspondant à un
signaux numériques des valeurs 0000 et 0001
sont 0 V et 0,0625 V respectivement. Le
valeur analogique (en Volts) correspondant à (D)
le signal numérique 1111 est ____.
5.2 Un convertisseur D-A à 4 bits est connecté à
un compteur UP à 3 bits en libre fonctionnement, comme

montré dans la figure suivante. Lequel de 5.3 Pour le DAC 4 bits montré dans la figure, le
les formes d'onde suivantes seront tension de sortieV0 est
observé à V0 ? 1 kW 7 kW
1 kW +15 V
Q2 D3
V0
D2 V0
R R R
Q1 D1

Horloge Q0 D0 1 kW
-15 V
2R 2R 2R 2R 2R
3 bits 4 bits
Compteur DAC
1V 1V
Dans la figure montrée ci-dessus, le sol
a été montré par le symbole . (A) 10 V (B) 5 V
(A) (C) 4 V (D) 8 V
5.4 Le nombre de comparateurs requis dans
un ADC de type comparateur 3 bits est
(A) 2 (B) 3
(B) 11 (C) 7 (D) 8
11
10 10 5,5 La résolution d'un ADC de comptage de 4 bits
9 9
8 8 est de 0,5 Volts. Pour une entrée analogique de 6,6
V, la sortie numérique de l'ADC sera
3 3
2 2 (A) 1011 (B) 1101
1 1
0 0 (C) 1100 (D) 1110
2Électronique Numérique
5,6 Une approximation analogique successive de 8 bits 5.9 Un étudiant a créé un code binaire de 3 bits
le convertisseur numérique a une lecture à pleine échelle compteur et connecté au R-2R
de 2,55 V et son temps de conversion pour un DAC de type échelle [Gain (1 k /2R) ]
Une entrée analogique de 1 V est de 20 [Link] comme montré dans la figure pour générer un
le temps de conversion pour une entrée de 2 V sera forme d'onde en escalier. Le résultat obtenu
(A) 10 s (B) 20 s est différent comme montré dans la figure. Que
quelle pourrait être la cause possible de cette erreur ?
(C) 40 s (D) 50 s
R R R 1 kW
5.7 Une température dans la plage de -40°C à
55°C doit être mesuré avec une résolution 2R 2R 2R 2R +12V
de 0,1 °C. Le nombre minimum d'ADC _
D2
bits nécessaires pour obtenir un dynamique correspondant 1 kHz V0
horloge D1 +
la plage du capteur de température est Compteur
- 12V
D0
(A) 8 (B) 10 10 kW
(C) 12 (D) 14
5.8 Un convertisseur analogique-numérique flash à 2 bits
Le convertisseur (ADC) est donné ci-dessous. Le 7
entrée est0 VDANS 3Volts. L'expression 6
5
pour le LSB de la sortie B0en tant que 4
Fonction booléenne deX 2,X1etX 0est 3
2
3V
1

100W 0

X2 0 5 6 7
t(ms)
(A) Les valeurs de résistance sont incorrectes.
200W
B1 (B) Le compteur ne fonctionne pas correctement.
X1 Numérique (C) La connexion du comptoir à
Circuits
B0 DAC n'est pas correct.
200W (D) La résistance R et la résistance 2R sont inter-

X0 changer.
5.10 Parmi les quatre suivants, le plus lent
100W
L'ADC (convertisseur analogique-numérique) est
(A) Type comparateur parallèle (c'est-à-dire flash)
VDANS
(B) Type d'approximation successive
(A)X 0 [ X 2 X 1 ] (C) Intégration de type
(B)X 0 [ X 2 X 1 ] (D) Type de comptage

(C)X 0 [ X 2 X 1 ]
(D)X 0 [ X 2 X 1 ]
 ADC et DAC3
Clé de réponse : ADC et DAC

5.1 0,9375 5.2 B 5.3 B 5.4 C 5.5 D

5.6 B 5.7 B 5.8 A 5.9 C 5.10 C
6.1 La plage des nombres décimaux signés 6.6 11001, 1001 et 111001 correspondent à
qui peut être représenté par des 1 de 6 bits la représentation en complément à 2 de
le nombre complémentaire est
lequel des ensembles suivants
(A)–31 à +31 (B) – 63 à + 63 numéro ?
(C) – 64 à + 63 (D)–32 à + 31
(A)25, 9 et 57 respectivement
6.2 Représentation en complément à 2 sur 4 bits d'un
le nombre décimal est 1000. Le nombre est (B) – 6, – 6 et – 6 respectivement
(A)+8 (B) 0 (C) – 7, – 7 et – 7 respectivement
(C) – 7 (D)– 8 (D)–25, –9 et –57 respectivement
6.3 X = 01110 et Y = 11001 sont deux nombres binaires de 5 bits
6.7 Un entier signé a été stocké dans un
nombres binaires représentés en deux octet utilisant le format du complément à 2.
format de complément. La somme de X et
Nous souhaitons stocker le même entier dans un
Y représenté en format de complément à 2
Mot de 16 bits. Nous devrions
utiliser 6 bits est
(A)100111 (B) 001000 (A)Copier l'octet original au moins
(C) 000111 (D)101001 octet significatif du mot et remplir
6.4 Un équivalent 2’s complément le byte le plus significatif avec des zéros
représentation du complément à 2 (B) Copier l'octet original dans le plus
le numéro 1101 est
octet significatif du mot et remplir
(A)110100 (B) 001101 le byte moins significatif avec des zéros
(C) 110111 (D)111101
(C) Copier le byte original au moins
6,5 Les deux nombres représentés en signé
La forme du complément à 2 est octet significatif du mot et
rendre chaque élément plus significatif
11101101
octet égal au bit le plus significatif
Si Q est soustrait de P, la valeur
obtenu en forme de complément à 2 signé de l'octet original
est (D)Copier l'octet original dans le moins
(A)100000111 (B) 00000111 octets significatifs ainsi que le plus
(C) 11111001 (D)111111001 octet significatif du mot
2 |Électronique numérique
6.8 Dans la fonction de somme de produits(C) PROM contient un tableau AND fixe
f(X,Y,Z) (2,3,4,5),le prime et un tableau OR programmable.
les impliqués sont (D) PLA contient une porte ET programmable
un tableau et un tableau OR programmable.
(A)XY,X Y
6.15Un PLA peut être
(B)XY,X YZ,X Y Z (A) en tant que microprocesseur
(C)X YZ,X YZ,X Y (B) comme une mémoire dynamique
(D)X YZ,X YZ,X YZ,X Y Z (C) réaliser une logique séquentielle
6,9 Considérez la fonction booléenne, (D pour réaliser une logique combinatoire
F ( w, x , y, z ) w y x y w x y z 6.16La fonction logique implémentée par le
 w x y x z x y z le circuit suivant au terminal OUT est
Vdd
Lequel des suivants est le
ensemble complet de primes essentielles
implicants ? HORS

(A)w,y,x z,x z (B)w,y,x z P Q

(C)y,x y z (D)y,x z,x z
6.10 Pour une fonction booléenne à n variables, le
le nombre maximum d'implicants premiers est
(A)2(n  1) (B)n/ 2
(A) P NOR Q (B) P NAND Q
(C)2n (D)2(n1) (C) P OU Q (D) P ET Q
6,11Lequel des éléments suivants est invalide 6,17Pour la porte logique NMOS affichée dans
état en 8 4 2 1 Code Décimal Binaire la fonction logique mise en œuvre est
compteur VDD
1000 (B) 1001
(C) 0011 (D) 1100
6.12Une RAM dynamique se compose de F
(A) 6 transistors
(B) 2 transistors et 2 condensateurs A D

(C) 1 transistor et 1 condensateur

(D) 2 condensateurs seulement C
B E
6.13Chaque cellule d'un accès aléatoire statique
La mémoire contient
(A) 6 transistors MOS.
(A)A B C D E
(B) 4 transistors MOS et 2 condensateurs
(C) 2 transistors MOS et 4 condensateurs (B)( A B  C)(D E)
(D) 1 transistor MOS et 1 condensateur (C)A(B C) D E
6.14Choisissez la ou les bonnes affirmations.
le suivant : (D)( A  B)C D E
(A) PROM contient un programmable
ET un tableau et un tableau fixe.
(B) Le PLA contient une matrice AND fixe
et un tableau OR programmable.
 Divers - Système Numérique3
Clé de réponse : Divers - Système numérique
6.1 A 6.2 D 6.3 C 6.4 D 6.5 B
6.6 C 6,7 C 6.8 Un 6.9 D 6.10 D
6.11 D 6.12 C 6.13 Un 6,14 C&D 6.15 D
6.16 D 6.17 C