Unité 4 : Circuit séquentiel et bascule

Questions objectifs
QCM sur les verrous

Un verrou S-R actif HIGH est formé par le couplage croisé de

Deux portes NOR

Deux portes NAND
Deux portes OU
Deux portes AND

Les verrous construits avec des portes NOR et NAND ont tendance à rester dans l'état verrouillé
condition due à quelle fonctionnalité de configuration?

Opération asynchrone
Tension d'entrée faible
Impedance de la porte
Couplage croisé

Un verrou R-S est :

Circuit combinatoire
circuit séquentiel synchrone
Élément de mémoire un bit
Un élément de retard d'une horloge

Les circuits logiques dont les sorties à tout instant dépendent uniquement du présent
mais aussi sur les résultats passés sont appelés _____________

Circuits combinatoires
Circuits séquentiels
Circuits séquentiels
Verrous
Tongs

Un verrou S-R actif haut est formé par le couplage croisé de

Deux portes NOR

Deux portes NAND
Deux portes OU
Deux portes AND

Un verrou R-S est :

Circuit combinatoire
circuit séquentiel synchrone
Élément de mémoire un bit
Un élément de délai d'horloge

Pourquoi les verrous sont-ils appelés dispositifs de mémoire ?

Il a la capacité de stocker 8 bits de données

Il a une mémoire interne de 4 bits
Il peut stocker un bit de données
Il peut stocker une quantité infinie de données

Deux états stables de latches sont __________

Un stable et Monostable
Faible entrée et haute sortie
Haute production
Faible production et forte consommation

La forme complète de SR est _____________

Système évalué
Réinitialiser
Prêt à régler
Évalué

Le verrou SR est composé de ___________

1 entrée
2 entrées
3 entrées
4 entrées

Les sorties du verrou SR sont ___________

X et Y
A et b
S et R
Q et Q’

Le verrou NAND fonctionne lorsque les deux entrées sont ____________

1
0
Inversé
N'en a rien à faire
La première étape de la procédure d'analyse du verrou SR est de __________

Étiquettes des entrées

Étiquettes de sortie
Les états d'étiquettes
Étiqueter les comprimés

Lorsqu'un niveau haut est appliqué à la ligne de réglage d'un verrou SR, alors __________

La sortie Q augmente
La sortie Q monte.
La sortie Q baisse
Les deux Q et Q' deviennent élevés

Lorsque les deux entrées des verrous SR sont basses, le verrou ____________

La sortie Q augmente
La sortie de Q monte
Il reste dans son état précédemment défini ou réinitialisé
Il passe à son prochain état ou état de réinitialisation

Lorsque les deux entrées des verrous SR sont élevées, le verrou passe _________

Instable
Stable
Métastable
Bistable

Si un verrou S-R a un 1 sur l'entrée S et un 0 sur l'entrée R puis que l'entrée S passe à
à 0, le loquet sera

Ensemble
Réinitialiser
Invalide
Claire

L'état individuel d'un verrou S-R se produit lorsque :

1
0
1
S = 0, R = 0
 QCM basés sur S-R FF
Un exemple d'un dispositif de stockage de données est

La porte logique
Le flip-flop
Le comparateur
Le registre
Tant B que D

Comme le verrou, le basculement appartient à une catégorie de circuits logiques connus sous le nom de :

Multivibrateurs monostables
Multivibrateurs bistables
Multivibrateurs astables
Histoires courtes

Si un verrou S-R a un 1 sur l'entrée S et un 0 sur l'entrée R, puis l'entrée S passe

à 0, le loquet sera :

Ensemble
Réinitialiser
Invalide
Clair

Le but de l'entrée d'horloge dans un basculement est de :

Effacer l'appareil
Configurez l'appareil
Faites toujours en sorte que la sortie change d'états
Rendre la sortie dépendante d'un état en fonction du contrôle (S-R, J-K ou D)
entrées

Dans un bascule R-S avec des entrées actives à faible niveau, pour R = S = 0, la sortie Q lorsque la bascule est
chronométré est :

Indéterminé
0
1
‘1’ si c'était ‘0’ et ‘0’ si c'était ‘1’

Lorsqu'un bascule est réinitialisé, sa sortie sera :

 0
1
0
1

L'état individuel d'un verrou S-R se produit lorsque :

1
0
1
S = 0, R = 0

Les valeurs binaires suivantes ont été appliquées aux entrées X et Y du verrou NAND
montré dans la figure dans l'ordre indiqué ci-dessous :

X = 0, Y = 1 ; X = 0, Y = 0 ; X = 1, Y = 1. Les sorties stables correspondantes P, Q seront :

P=1, Q=0; P=1, Q=0; P=1, Q=0 ou P=0, Q=1

P=1, Q=0; P=0, Q=1 ou P=0, Q=1; P=0, Q=1
P=1, Q=0; P=1, Q=1; P=1, Q=0 ou P=0, Q=1
P=1, Q=0; P=1, Q=1; P=1, Q=1

Dans la figure montrée, A = 1 et B = 1, l'entrée B est maintenant remplacée par une séquence.
101010…., la sortie X et Y sera :

Fixé respectivement à 0 et 1
 X = 1010.. tandis que Y = 0101..
X = 1010.. et Y = 1010..
Fixé à 1 et 0 respectivement

Référez-vous aux verrous NAND et NOR montrés dans la figure. Les entrées (P 1,P2) pour les deux
les loquets sont d'abord fabriqués (0,1) puis, après quelques secondes, fabriqués (1,1). Le
résultats stables correspondants (Q1, Q2) sont :

(A) NAND : d'abord (0,1) puis (0,1) NOR : d'abord (1,0) puis (0,0)
(B) NAND : d'abord (1,0) puis (1,0) NOR : d'abord (1,0) puis (1,0)
(C) d'abord (1,0) puis (1,0)
(D) NAND : d'abord (1,0) puis (1,1) NOR : d'abord (0,1) puis (0,1)

Pour le circuit numérique montré dans la figure, expliquez ce qui se passe aux nœuds N1, N2, F et F’.
quand :

Quand un flip-flop est-il dit transparent ?

Lorsque vous pouvez voir à travers l'emballage IC

Lorsque la sortie Q suit l'entrée
Lorsque la sortie Q est opposée à l'entrée
Aucun

Comment le basculement NAND accouplé croisé peut-il être conçu pour avoir des entrées S-R actives en HAUT ?
Inverser les entrées S-R.
Inversez les sorties Q.
Cela ne peut pas être fait.

Aucun

Le but de l'entrée d'horloge d'un flip-flop est de

Effacer l'appareil
Configurer l'appareil
Faites toujours en sorte que la sortie change d'état
Faites en sorte que la sortie assume un état dépendant des entrées de contrôle (J-K ou D).

Un flip-flop change d'état pendant le

Cycle opérationnel complet

Front descendant de l'impulsion d'horloge
Front montant de l'impulsion d'horloge
Les deux réponses (B) et (C)

Dans le basculement SR, l'entrée étiquetée 'S' signifie :

Systématique
Statique
Ensemble
Stable

Lorsque un basculement est remis à zéro, sa sortie sera :

0
1
0
1

Qu'est-ce qu'un signal d'activation ?

Une impulsion qui déclenche un cycle de fonctionnement

Une impulsion qui inverse le cycle de fonctionnement
Une impulsion qui empêche un cycle de fonctionnement
Une impulsion qui améliore un cycle de fonctionnement

Combien de types de flip-flops existe-t-il ?

2
3
4
5

Explication : Il existe 4 types de bascules, à savoir S-R, J-K, D et T. La bascule D est une version avancée
la version du flip-flop S-R, tandis que le flip-flop T est une version avancée du flip-flop J-K.

Quel est un inconvénient d'un bascule S-R ?

Il n'a pas d'entrée Activer

Il y a une condition de course
Il n'a pas d'entrée d'horloge
État invalide

Explication : Le principal inconvénient du bascule s-r est la sortie invalide lorsque les deux entrées sont
élevé, ce qui est appelé État invalide.

La table de vérité pour un bascule S-R a combien d'entrées VALIDES ?

1
2
3
4

Un basique flip-flop S-R peut être construit par le couplage croisé de quelles portes logiques de base ?

portes ET ou OU
portes XOR ou XNOR
portes NOR ou NAND
portes ET ou NON

Dans un bascule S-R, si Q = 0, la sortie est dite _____________

Ensemble
Réinitialiser
État précédent
État actuel

Comme le verrou, le bascule appartient à une catégorie de circuits logiques connus sous le nom de

Multivibrateurs monostables
Multivibrateurs bistables
Multivibrateurs Astables
One-shots

Le but de l'entrée d'horloge d'un basculement est de

Effacer l'appareil
Configurer l'appareil
Faites toujours en sorte que la sortie change d'états
Faites en sorte que la sortie assume un état en fonction du contrôle (S-R, J-K ou D)
entrées

Dans un basculement R-S avec des entrées actives à faible niveau, pour R = S = 0, la sortie Q lorsque le basculement
est chronométré est :

Indéterminé
0
1
‘1’ si c'était ‘0’ et ‘0’ si c'était ‘1’

Dans le flip-flop S-R, si Q = 0, la sortie est dite ___________

Configurer
Réinitialiser
État précédent
État actuel

Quand une bascule est-elle dite transparente ?

Lorsque la sortie Q est opposée à l'entrée

Lorsque la sortie Q suit l'entrée
Quand vous pouvez voir à travers l'emballage IC
Lorsque la sortie Q est complémentaire de l'entrée

Sur un flip-flop S-R déclenché par un front montant, les sorties reflètent l'état des entrées.
quand ________

L'impulsion d'horloge est BASSE

L'impulsion d'horloge est HAUTE
La transition de l'impulsion d'horloge passe de BAS à HAUT
La transition de l'impulsion d'horloge se fait de HAUT à BAS

Quelle est la condition de maintien d'un bistable ?

Les entrées S et R activées

Pas d'entrée S ou R active
Seulement S est actif
Seul R est actif

Un exemple de l'utilisation d'un flip-flop S-R est comme un(e) :

Générateur de pulses à transistor
registre de stockage binaire
Oscillateur astable
Coureur

L'équation caractéristique d'un flip-flop R-S avec des entrées actives en niveau haut est donnée par :

Qn+1 = S + R. Qn
Qn+1 = S' + [Link]
Qn+1 = S + R'Qn
Qn+1 = [Link]’ + [Link]
 QCM sur le D Flip-Flop
Le déclencheur D peut être configuré à partir d'un :

Bascula JK et un inverseur
Bascule RS
Basculteur RS et inverseur
À la fois (a) et (b)

Lequel des éléments suivants est correct pour un flip-flop D à porte ?

La sortie Q suit l'entrée D lorsque l'activation est HAUTE.

La sortie complémentaire suit l'entrée lorsqu'elle est activée.
Seul l'un des entrées peut être HIGH à la fois.
La sortie change d'état si l'une des entrées est maintenue à un niveau HIGH.

Pour quelles combinaisons des entrées D et EN un verrou D se réinitialisera-t-il ?

FAIBLE
FAIBLE
ÉLEVÉ
ÉLEVÉ

Pour un bascule D déclenchée sur front,

Un changement d'état du bascule peut se produire uniquement à un bord d'impulsion d'horloge.

L'état dans lequel le bascule se rend dépend de l'entrée D
La sortie suit l'entrée à chaque impulsion d'horloge
Tous ceux-ci

Le bascule D peut être réalisée à partir d'une bascule J-K en la rendant

J=K
J=K=1
0
J = K’

Lequel des éléments suivants est correct pour un flip-flop D de type gated ?

La sortie est soit SET soit RESET dès que l'entrée D devient HIGH ou LOW
La sortie complémentaire suit l'entrée lorsqu'elle est activée
Seulement une des entrées peut être HAUTE à la fois
La sortie alterne si l'une des entrées est maintenue à l'état HAUT
Pour un verrou D avec porte, la sortie Q est toujours égale à l'entrée D

Avant l'activation de la pulsation

Pendant l'impulsion d'activation
Immédiatement après l'impulsion d'activation
À la fois B et C

Pour un bascule D déclenchée par un front,

Un changement d'état du basculement ne peut se produire qu'à un bord d'impulsion d'horloge.

L'état dans lequel le bascule se rend dépend de l'entrée D
La sortie suit l'entrée à chaque impulsion d'horloge
Tous ceux-ci

Le bloc de construction logique séquentiel de base dans lequel la sortie suit l'entrée de données
tant que l'entrée ENABLE est active :

Basculteur J-K
Basculiteur D
basculteur T
Verrou D

Marquez la déclaration incorrecte :

Le bascule D est identique au verrou D

Lorsque l'entrée PRESET du basculement est active, elle place le basculement dans l'état logique '1' sans tenir compte de
de l'état des entrées synchrones.
Les entrées PRESET et CLEAR ne doivent pas être actives simultanément.
Un bascule J-K avec des entrées J et K actives à l'état bas fonctionnera comme un bascule de changement d'état pour J = K = 0.

Laquelle des options suivantes est correcte pour un bascule D de type gated ?

La sortie Q est soit SET soit RESET dès que l'entrée D devient HAUTE ou BASSE.
Le complément de sortie suit l'entrée lorsqu'il est activé
Seul un des entrées peut être HAUT à la fois
La sortie bascule si l'une des entrées est maintenue à l'état HAUT

Quel circuit est généré par un bascule D en ajoutant un inverseur en provoquant

réduction du nombre d'entrées ?

Verrou JK à porte
Verrou SR à commande
Verrou T à accès contrôlé
Verrou D à porte
Explication : Comme les deux entrées du bascule D sont connectées via un inverseur. Et
cela entraîne une réduction du nombre d'entrées.

Combien de bascule sont dans le circuit intégré 7475 ?

2
1
4
8

Dans le basculement D, D signifie _____________

Lointain
Données
Désiré
Retard

Explication : Le D du D-flip-flop signifie "données". Il stocke la valeur sur la ligne de données.

Le bascule D a _______ entrée.

1
2
3
4

Le bascule D a ______ sortie/sorties.

2
3
4
1

Un basculement D peut être construit à partir d'un basculement ______.

S-R
J-K
T
S-K

Explication : Un bascule D peut être construit à partir d'une bascule S-R en insérant un
inverseur entre S et R et assignation du symbole D à l'entrée S.

Dans un basculement D, si l'entrée d'horloge est BASSE, l'entrée D ___________

N'a aucun effet

Monte haut
Va bas
A un effet

Dans un bascule D, si l'entrée d'horloge est HAUTE et D = 1, alors la sortie est ___________

0
1
Interdit
Basculer

Quel énoncé décrit le MEILLEUR fonctionnement d'un bas actif déclencheur D flip-
échec ?

Le niveau logique à l'entrée D est transféré à Q lors du front montant de CLK

La sortie Q est TOUJOURS identique à l'entrée CLK si l'entrée D est HAUTE.
La sortie Q est TOUJOURS identique à l'entrée D lorsque CLK = PGT
La sortie Q est TOUJOURS identique à l'entrée D

Lequel des éléments suivants est correct pour un flip-flop D à déclenchement par porte ?

La sortie bascule si l'une des entrées est maintenue à un niveau élevé.

Seulement une des entrées peut être HAUTE à la fois
La sortie complémentaire suit l'entrée lorsqu'elle est activée
La sortie Q suit l'entrée D lorsque l'activation est HAUTE

Explication : Si l'horloge est élevée, alors le bascule D fonctionne et nous savons que l'entrée est égale à
sortie en cas de bascule D. Elle stocke la valeur sur la ligne de données.

En ce qui concerne un verrou D ________

La sortie Q suit l'entrée D lorsque EN est bas.

La sortie Q est opposée à l'entrée D lorsque EN est bas.
La sortie Q suit l'entrée D lorsque EN est HIGH
La sortie Q est HAUTE indépendamment de l'état d'entrée d'EN

Lequel des éléments suivants est correct pour un verrou D ?

La sortie bascule si l'un des entrées est maintenue à l'état HAUT

Q sorti suit l'entrée D lorsque l'activation est HAUTE
Seul un des équipements peut être HIGH à la fois
Le complément de sortie suit l'entrée lorsqu'il est activé

Explication : Si l'horloge est HAUTE, alors le basculement D fonctionne et nous savons que l'entrée
équivaut à la sortie dans le cas d'un flip-flop D. Il stocke la valeur sur la ligne de données.
Laquelle des éléments suivants décrit le fonctionnement d'un bascule D déclenchée au front montant ?
échec?

Si les deux entrées sont HIGH, la sortie changera

La sortie suivra l'entrée sur le bord avant de l'horloge
Lorsque les deux entrées sont à l'état bas, un état invalide existe.
L'entrée est basculée dans le basculement sur le front montant de l'horloge et est transmise au
sortie sur le bord supérieur de l'horloge

Une bascule déclenchée par le front signifie que le dispositif changera d'état lors de la montée.
ou le front descendant de l'impulsion d'horloge. Le principal phénomène du bascule D est que la sortie
Suivra l'entrée lorsque la broche d'activation est en HIGH.

Un basculement D utilisant une horloge PGT est dans l'état CLEAR. Laquelle des entrées suivantes
Quelles actions provoqueront un changement d'états ?

NGT
CLK = PGT, D = 0
HORLOGE NGT, D = 1
CLOCHE PGT, D = 1

PGT fait référence à une Transition Positive et NGT fait référence à une Transition Négative.
Transition. Précédemment, le DFF est dans un état clair (la sortie est 0). Donc, si D = 1 alors au prochain stade
Le résultat sera 1 et par conséquent, le stage changera.

Un flip-flop D déclenché par un front montant stockera un 1 lorsque ________

L'entrée D est HAUTE et l'horloge passe de HAUTE à BASSE

L'entrée D est HAUTE et l'horloge passe de BASSE à HAUTE
L'entrée D est HAUTE et l'horloge est BASSE
L'entrée D est HAUTE et l'horloge est HAUTE

Explication : Un bascule D déclenchée par un front montant stockera un 1 lorsque l'entrée D est HAUTE.
et l'horloge passe de BAS à HAUT. Alors qu'un flip-flop D déclenché à bord négatif
stockera un 0 lorsque l'entrée D est HAUTE et que l'horloge passe de HAUTE à FAIBLE.

Pourquoi les bascules D reçoivent-elles leur désignation ou leur nomenclature de 'bascules de données' ?

En raison de sa capacité à recevoir des données d'un bascule

En raison de sa capacité à stocker des données dans des bascules
En raison de sa capacité à transférer les données dans un bascule.
En raison de l'effacement des données du flip-flop

Explication : En raison de sa capacité à transférer les données dans des bascules. Les bascules D stockent le
valeur sur la ligne de données.
L'équation caractéristique du bascule D implique que ___________

L'état suivant dépend de l'état précédent

L'état suivant dépend de l'état présent
L'état suivant est indépendant de l'état précédent
L'état suivant est indépendant de l'état présent

Explication : Une équation caractéristique est nécessaire lorsqu'une porte spécifique nécessite un
sortie spécifique afin de satisfaire la table de vérité. L'équation caractéristique du basculement D-
le flop est donné par Q(n+1) = D ; ce qui indique que l'état suivant est indépendant du
état actuel.

Lequel des éléments suivants est correct pour un flip-flop D de type verrouillé ?

La sortie est soit SET soit RESET dès que l'entrée D passe à l'état HAUT ou BAS.
Le complément de sortie suit l'entrée lorsqu'il est activé
Un seul des entrées peut être HIGH à la fois
La sortie se bascule si l'un des entrées est maintenue à HAUT

Pour un bascule D déclenchée par front,

Un changement d'état du bascule peut se produire uniquement à un bord de pulse d'horloge.

L'état dans lequel le bascule se trouve dépend de l'entrée D
La sortie suit l'entrée à chaque impulsion d'horloge
Tous ceux-ci

Pour un verrou D à commande, la sortie Q est toujours égale à l'entrée D :

Avant l'activation de l'impulsion

Pendant l'impulsion d'activation
Immédiatement après l'impulsion d'activation
À la fois B et C

Pour un bascule D déclenchée par les flancs,

Un changement d'état du flip-flop ne peut se produire qu'à un bord d'impulsion d'horloge

L'état dans lequel le bascule passe dépend de l'entrée D
La sortie suit l'entrée à chaque impulsion d'horloge
Tout cela
 QCM basé sur le bascule JK
Une caractéristique qui distingue le basculement J-K du basculement S-R est :

Basculer la condition
Entrée prédéfinie
Type d'horloge
Effacer l'entrée

Un bascule est en condition de basculement lorsque :

J = 1, K = 0
J =1, K = 1
J = 0, K = 0
J = 0, K = 1

Un bascule J-K avec J = 1 et K = 1 a une entrée d'horloge de 10 kHz. La sortie Q est :

Constamment ÉLEVÉ
Constamment BAS
Une onde carrée de 10 kHz
Une onde carrée de 5 kHz

Un basculement JK est dans la condition de changement lorsque :

J = 1, K = 0
J =1, K = 1
J = 0, K = 0
0

Cochez l'énoncé incorrect :

Le flip-flop D est identique au verrou D

Lorsque l'entrée PRESET du basculement est active, elle met le basculement à l'état logique '1' indépendamment
de l'état des entrées synchrones.

Les entrées PRESET et CLEAR ne doivent pas être actives simultanément.

Un bascule J-K avec des entrées J et K actives à faible niveau fonctionnera comme un bascule de changement d'état lorsque J = K = 0.
Si l'entrée J d'un flip-flop J-K est considérée comme une entrée et qu'un inverseur est câblé entre J
et K entrées, le basculement J-K devient :

Bascule R-S
Basculer D
Basculateur T
Verrou D

Le bloc de construction logique séquentiel de base dans lequel la sortie suit l'entrée des données
tant que l'entrée ENABLE est active est :

Basculateur J-K
Basculteur D
Flip-flop T
Verrou D

Une caractéristique qui distingue le flip-flop J-K du flip-flop D est le :

Changer de condition
Entrée prédéfinie
Type d'horloge
Effacer l'entrée

Dans le flip-flop J-K, la condition de « pas de changement » apparaît lorsque ___________

J = 1, K = 1
1
0
J = 0, K = 0

Sur un flip-flop J-K, quand le flip-flop est-il en condition de maintien ?

J = 0, K = 0
J = 1, K = 0
J = 0, K = 1
J = 1, K = 1

Pour chaque bascule J-K déclenchée par le flanc positif utilisée dans la figure suivante, le
le délai de propagation est ΔT.
Laquelle des formes d'onde suivantes représente correctement la sortie à Q1 ?
Une caractéristique qui distingue le bascule J-K du bascule D est le :

Basculer la condition
Entrée prédéfinie
Type d'horloge
Effacer l'entrée

Une caractéristique qui distingue le flip-flop J-K du flip-flop S-R est le

Basculer la condition
Entrée prédéfinie
Type d'horloge
Effacer l'entrée

Si tpla largeur d'impulsion, dt est le délai de propagation, T est la période de l'entraînement d'impulsions alors
la condition suivante peut éviter la condition de compétition.

tp= dt = T
2tp> dt > T
2tp< dt > T
2tp< dt < T

La condition de course se produit lorsque

J = 0, K = 0
J = 0, K = 1
1
J = 1, K = 1

Réponse : D

En mode bascule, un basculement JK a

J = 0; K = 1
J=1
C. J = 0; K = 0
1

Lorsque les deux entrées d'un flip-flop J-K cyclent, la sortie __________

Être invalide
Changer
Pas de changement

Basculer
Dans un bascule JK, J est connecté à Q' et K est connecté aux sorties Q. La bascule JK
se convertit en un

bistable RS
Basculer D
Flip-flop T
Basculteur RS à retardement

Les sorties Qndu basculement JK est zéro. Il change à 1 lorsqu'une impulsion d'horloge est appliquée.
L'entrée Jnet Knsont respectivement :

1 et x
0 et x
x et 0
x et 1

La sortie présente Qnd'un flip-flop J-K déclenché par bord est logique 0. Si J = 1, alors Qn+1:

Ne peut pas être déterminé

Sera logique 0
Sera logique 1
Va courir autour

Pour un basculement J-K, son entrée J est reliée à sa propre sortie Q' et son entrée K est connectée à
sa propre sortie Q. Si le basculement est alimenté avec une fréquence d'horloge de 1 MHz. Sa sortie Q
la fréquence sera en _______ MHz.

0,5
0,25
0,75
0,6

Un basculement J-K avec J = 1 et K = 1 a une entrée d'horloge de 10 kHz. La sortie Q est :

Constamment ÉLEVÉ
Constamment BAS
Une onde carrée de 10 kHz
Une onde carrée de 5 kHz

Nous avons deux bascules J-K déclenchées par un bord négatif avec des entrées actives à LOW. J et K
Les entrées des deux bascules sont définitivement reliées à la logique '0'. La sortie Q de
le premier basculement alimente l'entrée d'horloge du deuxième basculement. Quelle sera la logique
statut des résultats Q1et Q2à la fin de cinq cycles d'horloge si les deux sorties étaient
effacé à la logique '0' avant le début ?
Q1= 1, Q2= 0
Q1= 1, Q2= 1
Q1= 0, Q2= 1
Q1= 0, Q2= 0

Pour l'une des conditions suivantes, un bascule J-K asynchrone peut être utilisé comme diviseur par 2.
circuit lorsque le signal d'entrée est appliqué à l'entrée d'horloge.

J = K = 1 et le flip-flop a des entrées actives à HIGH

J = K = 0 et le basculement a des entrées actives HAUTES
J = K = 1 et entrées actives à LOW du flip-flop
J = K = 1 et le bistable doit être déclenché par un front négatif

La sortie Q dans un bascule J-K programmable et effaçable avec une entrée asynchrone active à faible niveau.
l'entrée est logique "1" à un certain moment. La sortie immédiatement après le basculement est
chronométré pour J = 0, K = 1, Pr = 0, Cl = 1 sera

Devenir '0'
Basculer
Rester ‘1’
Devenir invalide

Lorsque les deux entrées d'un flip-flop J-K cyclent, la sortie ___________

Soyez invalide
Changer
Pas de changement

Basculer

Un bascule J-K avec J = 1 et K = 1 a une entrée d'horloge de 20 kHz. La sortie Q est ________

Constamment BAS
Constamment ÉLEVÉ
Une onde carrée de 20 kHz
Une onde carrée de 10 kHz

L'oscillateur est sensible uniquement au front positif ou négatif de l'horloge.

impulsion. Donc, le basculement change à chaque fois que l'horloge chute/monte à la bordure. Ce déclenchement de
Le basculement pendant l'état de transition est connu sous le nom de flip-flop déclenché par le bord. Ainsi, la sortie
la courbe a une période temps deux fois celle de l'horloge. La fréquence est inversement liée au temps
la période et donc la fréquence est réduite de moitié.
Considérez les déclarations suivantes

Une condition de course se produit dans un bascule JK lorsque les entrées sont 1, 1.
Un bascule est utilisé pour stocker un bit d'information.
3. Un verrou transparent consiste en des bascules de type D.
La configuration maître-esclave est utilisée dans un bistable pour stocker 2 bits d'information.

Lequel des énoncés ci-dessus est correct ?

1,2 et 3 seulement
1, 2 et 4 seulement
1,2,3 et 4
3 et 4 seulement

Pour un bascule J-K, Q nest la sortie au moment t0Lequel des éléments suivants est un booléen
les expressions représentent Qn+1?

JnQn’ + Kn’Qn
JnQn+ KnQn’
Jn’Qn+ KnQn’
JnQn+ Kn’Qn’

Un bascule J-K peut être fabriqué à partir d'une bascule S-R en utilisant deux supplémentaires.

porte ET
porte OU
Porte NON
porte NOR

Un bascule est RÉGLÉ lorsque :

J = 0, K = 0
0
1
J = 1, K = 1

Un flip-flop est en condition de bascule quand

1
J =1, K = 1
J = 0, K = 0
J = 0, K = 1
Si l'entrée J d'un flip-flop J-K est considérée comme une entrée et qu'un inverseur est connecté entre J
et des entrées K, le flip-flop J-K devient :

bascule R-S
basculateur D
Bascule T
Verrou D

Un des éléments suivants n'est pas une entrée synchrone en référence aux bascules :

J d'entrée dans un bascule J-K

S entrée dans un basculement R-S
Entrée de PRÉRÉGLAGE dans un basculement J-K
D entrée dans un basculement D

Comment un basculement J-K est-il fait pour basculer ?

J = 0, K = 0
J = 1, K = 0
0
J = 1, K = 1

Explication : Lorsque j=k=1, la condition de course se produit, ce qui signifie que les deux sorties souhaitent
soyez ÉLEVÉ. Par conséquent, il y a une condition de basculement qui se produit, où 0 devient 1 et 1 devient 0.
Cet appareil est soit réglé soit réinitialisé.

Un flip-flop J-K peut être obtenu à partir du flip-flop S-R commandé en augmentant ___________

Deux portes ET
Deux portes NAND
Deux portes NON
Deux portes OU

Dans le bascule J-K, la condition de « aucune modification » apparaît quand ___________

1
1
J = 0, K = 1
J = 0, K = 0

Explication : Si J = 0, K = 0, la sortie reste inchangée. C'est l'état de stockage de la mémoire.

Quelle est la signification des terminaux J et K sur le bascule J-K ?

Il n'y a aucune signification connue dans leurs désignations.

Le J représente « saut », qui est comment la sortie Q réagit chaque fois que l'horloge monte.
et l'entrée J est également HAUTE

Les lettres ont été choisies en l'honneur de Jack Kilby, l'inventeur de l'intégration.
circuit

Toutes les autres lettres de l'alphabet sont déjà utilisées

Sur un basculement J-K, quand le basculement est-il en condition de maintien ?

J = 0, K = 0
J = 1, K = 0
J = 0, K = 1
J = 1, K = 1

Un circuit séquentiel utilisant des bascules D et des portes logiques est montré dans la figure, où X et Y
les entrées et Z est la sortie. Le circuit est :

Basculteur S-R avec les entrées X = R et Y = S

Basculteur S-R avec entrées X = S et Y = R
Basculteur J-K avec entrées X = J et Y = K
Bascule J-K avec entrées X = K et Y = J

La sortie actuelle Qnd'un bascule JK déclenchée par une impulsion est logique '0'. Si j = 1, alors Qn+1 est :

Ne peut être déterminé

Sera logique '0'
Sera la logique '1'
Va courir autour

Un bascule J-K avec J = 1 et K = 1 a une entrée d'horloge de 10 kHz. La sortie Q est

Constamment ÉLEVÉ
Constamment BAS
Une onde carrée de 10 kHz
Une onde carrée de 5 kHz
Deux bascules J-K avec leurs entrées J-K fixées à l'état HIGH sont mises en cascade pour être utilisées comme des compteurs.
Après quatre impulsions d'horloge d'entrée, le compte binaire est ________

00
11
01
10

Explication : Chaque O/P se répète après son mod. Ici, le mod est 4 (car 2 bascules sont utilisées. Donc mod =
22 = 4). Donc après 4 impulsions d'horloge, la sortie se répète c'est-à-dire 00.

Quatre bascules J-K sont en cascade avec leurs entrées J-K reliées à HIGH. Si la fréquence d'entrée
(fdans) au premier bascule est de 32 kHz, la fréquence de sortie (fdehors) est ________

1 kHz
2 kHz
4 kHz
16 kHz

Explication : 32/2=16 : - premier basculement, 16/2=8 : - deuxième basculement, 8/2=4 : - troisième basculement, 4/2=2 : -
quatrième bascule. Puisque la fréquence de sortie est déterminée sur la base de la 4ème bascule.

Un basculeur maître-esclave a la caractéristique que :

Le changement dans l'entrée se reflète immédiatement dans la sortie.

Un changement dans la sortie se produit lorsque l'état du maître est affecté.
Le changement dans la sortie se produit lorsque l'état de l'esclave est affecté.
Les états maître et esclave sont affectés en même temps.

Sur un flip-flop maître-esclave, quand le maître est-il activé ?

Lorsque la porte est HAUTE

Lorsque la porte est basse
Les deux ci-dessus
Aucun des deux ci-dessus
 Question de niveau GATE
Dans le circuit de verrouillage montré, les portes NAND ont des délais non nuls, mais inégaux.
La condition d'entrée actuelle est : P=Q='0'. Si la condition d'entrée est modifiée simultanément
à P=Q=’1’, les sorties X et Y sont :

1
Soit X='1', Y='0' ou X='0', Y='1'
Soit X='1', Y='1' ou X='0', Y='0'
0

Un verrou SR est implémenté à l'aide de portes TTL comme montré dans la figure. Les commandes de mise à zéro et de remise à zéro
Des entrées d'impulsion sont fournies à l'aide des interrupteurs à bouton-poussoir. Il est observé que le
le circuit ne fonctionne pas comme prévu. Le verrou SR peut être rendu fonctionnel en changeant :

Portes NOR en portes NAND

Inverse à des tampons
Des portes NOR aux portes NAND et des inverseurs aux tampons
5V à la masse

Dans le circuit montré, choisissez le bon diagramme de temporisation de la sortie (y) du

formes d'onde données W1, W2, W3et W4.
W1
W2
W3
W4

Les sorties des deux bascules Q1, Q2dans la figure montrée sont initialisés à 0, 0. Le
séquence générée à Q1lors de l'application du signal d'horloge :

01110…
01010…
00110…
01100…

Le circuit montré dans la figure est un :

Basculer Flip Flop

Bascule JK
Verrou SR
Flip-Flop D Maître-Esclave

Considérez le circuit donné.

Dans ce circuit, la course autour

N'apparaît pas
Se produit lorsque CLK = 0
Se produit lorsque CLK = 1 et A = B = 1
Se produit lorsque CLK = 1 et A = B = 0

Pour le circuit montré dans la figure, D fait une transition de 0 à 1 après que CLK change.
de 1 à 0. Supposer que les délais des portes sont négligeables.

Laquelle des affirmations suivantes est vraie ?

Q passe à 1 à la transition CLK et reste à 1

Q passe à 0 lors de la transition CLK et reste à 0
Q passe à 1 à la transition CLK et passe à 0 lorsque D passe à 1
Q passe à 0 lors de la transition CLK et passe à 1 lorsque D passe à 1
Déterminez la fréquence de sortie d'un circuit de division de fréquence qui contient 12 bascules.
flops avec une fréquence d'horloge d'entrée de 20,48 MHz.

10,24 kHz
b) 5 kHz
c) 30,24 kHz
d) 15 kHz

Réponse : b
Explication : 12 tongs = 212 = 4096
Fréquence d'horloge = 20,48*10^6 = 20480000
Fréquence d'horloge de sortie = 20480000/4096 = 5000 c'est-à-dire, 5 kHz.

Le phénomène d'interpréter des signaux indésirables sur J et K pendant Cp (impulsion d'horloge)

est HAUT est appelé ___________

a) Vérification d'erreur de parité

b) Ones attrapant
c) Discrimination numérique
d) Filtrage numérique

Réponse : b

L'attrapage signifie que l'entrée est passée à un 1 puis est revenue très brièvement.
(involontairement à cause d'un bug), mais le bascule a réagi et l'a verrouillé quand même, c'est-à-dire qu'il
attrapé le semblable pour attraper les 0.

Un one-shot est un type de

Multivibrateur monostable
Multivibrateur astable
Minuteur
À la fois A et C

ADDITIONNEL

Dans les bascules SR CMOS, le circuit de mise à zéro et de réinitialisation est composé de :

NMOS
PMOS
CMOS
BiCMOS

Combien de flip-flops y a-t-il dans le circuit intégré 7475 ?

7
6
4
1

Un exemple de l'utilisation d'un flip-flop S-R est comme ___________

Générateur d'impulsions de transition

Coureur
Débouncer de commutateur
Oscillateur astable

Répondre : c
Explication : Le bascule SR est très efficace pour éliminer les effets du rebond de l'interrupteur.
qui est le bruit indésirable causé lors de la commutation des appareils électroniques.