Concours de recrutement des Technologues session 2014-2015 Spécialité Génie Electrique

 L’usage de la calculatrice est autorisé.

 Les différentes parties sont indépendantes. Il est conseillé de lire

l’ensemble du sujet avant de commencer l’épreuve.

 Les questions traitées devront être soigneusement numérotées et les

documents-réponses fournis devront être complétés selon les indications

de l’énoncé.

Epreuve de Technologie: Partie d'Electronique Page 1

Concours de recrutement des Technologues session 2014-2015 Spécialité Génie Electrique

Système d'émission en modulation

par impulsions codées

A/ PRESENTATION DU SYSTEME

On se propose d'analyser le fonctionnement d'une maquette pédagogique destinée à donner

quelques notions de base sur la technique de transmission en modulation par impulsion codées
(MIC). A cette occasion, plusieurs fonctions de base de l'électronique analogique et
numérique sont introduites. La maquette est constituée de deux modules principaux à savoir
un émetteur et un récepteur. On se limitera à l'étude uniquement du module émetteur.
Ce dernier permet de traiter deux canaux analogiques C0 et C1 à l'entrée desquels on peut
envoyer soit des signaux analogiques externes soit des signaux sinusoïdaux générées par le
système lui-même pour tester le bon fonctionnement de la transmission.

Le module émetteur permet d'échantillonner les signaux analogiques à transmettre, de

numériser les échantillons, de générer les bits de contrôle, de multiplexer les deux canaux
avec un code de synchronisation de trame et enfin de transmettre l'ensemble en série sur la
ligne de communication.

1 ‐ Description du module ’’ EMETTEUR’’

Le module EMETTEUR est un transmetteur/modulateur d’impulsions codées en
multiplexage par partage de temps. Le schéma synoptique de ce module est représenté sur la
Figure 1. Il comprend les blocs fonctionnels suivants :

‐ Un oscillateur 12 MHz, suivi d’un diviseur de fréquences permettant de disposer de toute

une gamme de signaux logiques (0-5V) périodiques de diverses fréquences.
‐ Un générateur de sinusoïdes délivrant deux signaux sinusoïdaux S1 et S2, de 1 et 2 kHz, qui
serviront au test de la ligne de transmission.
‐ Un générateur de signaux de synchronisation qui délivre des signaux logiques permettant
de piloter divers blocs de l’émetteur.
‐ Un échantillonneur-bloqueur qui reçoit les signaux analogiques sur les canaux C0 et C1 et
les échantillonne à 8 kHz.
‐ Un convertisseur analogique/numérique (C.A.N) qui code chaque échantillon en un mot de
7 bits.
‐ Un registre à décalage entrées parallèles / sortie série qui permet de sortir le mot de 7 bits
en série.
‐ Un bloc de logique de sortie pour configurer le signal (bloc "mise en forme").

Epreuve de Technologie: Partie d'Electronique Page 2

 Concours de recrutement des Technologues session 2014-2015 Spécialité Génie Electrique

‐ Un générateur de séquence pseudo-aléatoire qui pourra délivrer un code caractéristique à

multiplexer avec les signaux utiles des canaux C0 et C1.

S1(t) S2(t)
1 kHz 2 kHz

Générateur
Horloge
de sinusoïdes H
Synchronisation
X1(t) X2(t) S
(1 kHz) (2 kHz)

Générateur Générateur Données

Oscil Bloc Mise en D
de signaux de séquence
12 MHz diviseur pseudo- forme
synchronisation
aléatoire

8 kHz

C0 Echantillonneur Registre
C.A.N 7
Bloqueur décalage
C1

Figure-1 Schéma synoptique de l'EMETTEUR

Epreuve de Technologie: Partie d'Electronique Page 3

Concours de recrutement des Technologues session 2014-2015 Spécialité Génie Electrique

B/ TRAVAIL DEMANDE

A ‐ Caractérisation des cellules de filtrage

Deux types de cellules de filtrage sont utilisées dans divers blocs relatifs aux modules
EMETTEUR et RECEPTEUR. Le premier type de filtre est passif alors que le second est
actif. L'étude de ces deux types de filtrage fait l'objet de cette question

A1- Cellule de filtrage passif

Le schéma électrique de cette cellule de filtre passif est donné par la figure-2.
R1 C2

Ve(t) C1 R2 Vs(t)

Figure-2

A1-1. Déterminer l'expression de la fonction de transfert du filtre en fonction

de R1, R2 et des impédances des capacités ZC1(p) et ZC2(p).

A1-2. Montrer que H1(p) peut s'écrire sous la forme suivante:

Donner les expressions de A, ω0 et Q en fonction de R1, R2, C1 et C2. Quel est le type
de ce filtre et quel est son ordre.

A1-3. En régime harmonique, on a p=jω. Ecrire l'expression de la fonction de transfert H1(jω).

Montrer que pour ω=ω0, le module │H1(jɷ)│passe par un maximum H1MAX que l'on
exprimera en fonction de A, ω0 et Q. Réécrire H1(jω) sous forme d'un rapport dont le
numérateur est H1MAX. En déduire la nouvelle expression de │H1(jɷ)│.

A1-4. Déterminer les pulsations de coupure basse ωB et haute ωH en fonction ω0 et Q.

Exprimer Δω= ωH - ωB et le produit ωH.ωB. Donner l'interprétation physique des
grandeurs ω0 et Q.

A1-5. Donner l'expression de la fonction de transfert en décibels H1(dB). En déduire les

équations des asymptotes de H1(dB) ainsi que les pentes en (dB/décade) de H1(dB).
Calculer les coordonnées du point d'intersection des asymptotes.

Epreuve de Technologie: Partie d'Electronique Page 4

Concours de recrutement des Technologues session 2014-2015 Spécialité Génie Electrique

A1-6. Déterminer les valeurs limites de la phase de H1(jɷ) en basse fréquence notée ϕBF et en
haute fréquence notée ϕHF et sa valeur ϕ0 pour ω=ω0.

A1-7. Application numérique: On donne R1=1,8 kΩ, R2=5 kΩ, C1=10 nF et C2=100 nF.
Calculer A, Q, f0, fB, fH et H1MAX(dB).

A1-8. Tracer sur le document fourni (DOC-1) le diagramme de Bode en amplitude de la

fonction de transfert H1(dB).

A2- Cellule de filtrage actif

On se propose maintenant d'étudier le filtre dont le schéma est donné par la figure-3. Il s'agit
d'un filtre actif ayant la structure de Sallen Kay utilisant un amplificateur opérationnel (A.O)
que l'on considère comme A.O parfait.
Y4

Y1 Y2
+
N
‐

Ve(t) R2
Y3 Vs(t)

R1

Figure-3

A2-1. Montrer que l'expression de la fonction de transfert du filtre est donnée

par l'expression suivante :

. .
. . .

avec Yi (1 ≤ i ≤ 4) sont des admittances. K est une constante définie par K=1+R2/R1.
On recommande d'utiliser le théorème de Milleman.

A2-2. Dans le cas où Y1=1/R1, Y2=1/R2, Y3=C1.p, Y4=C2.p. Montrer que H2(p) peut s'écrire
sous la forme suivante:

Donner les expressions de A, ω0 et Q en fonction de R1, R2, C1, C2 et K. Quel est le type
de ce filtre et son ordre.

Epreuve de Technologie: Partie d'Electronique Page 5

Concours de recrutement des Technologues session 2014-2015 Spécialité Génie Electrique

A2-3. Pour la suite, on prend R1= R2 =R et C1=C2=C. Donner les nouvelles expressions de A,
ω0 et Q en fonction de R, C et K.

A2-4. Ecrire l'expression de la fonction de transfert H2(jω). en déduire le module │H2(jɷ)│et

sa phase ϕ2(jω). Déterminer la valeur H02 de ce module à basse fréquence.

A2-5. Réécrire H2(jω) sous forme d'un rapport dont le numérateur est H02.
Dans certaines conditions │H2(jω)│passe par un maximum. Montrer que la pulsation
ωMAX et l'amplitude │H2MAX│ relatives à ce maximum sont données respectivement par
les expressions suivantes:
1 .
. 1 | |
2 1
1
4

Quelle est la condition sur la valeur de Q pour que ce maximum existe?

A2-6. Déterminer l'expression de la pulsation de coupure ωc en fonction de ω0 et Q.

A2-7. Déterminer l'équation de l'asymptote de la fonction de transfert en décibels H2(dB) en

hautes fréquences, ainsi que la pente de cette asymptote toujours en hautes fréquences.

A2-8. Application numérique: Calculer H02(dB), Q, f0, fC et s'ils existent H2MAX et fMAX dans
les 2 cas suivants:
A.N.1: R=47 kΩ, C=1 nF, R1=100 kΩ et R2=15 kΩ.
A.N.2: R=47 kΩ, C=1 nF, R1=27 kΩ et R2=33 kΩ.

B ‐ Génération des signaux sinusoïdaux

Le but de ce paragraphe est générer les signaux sinusoïdaux S1(t) et S2(t) de fréquences
respectives 1 et 2 kHz, à partir des signaux logiques (0-5V) de même fréquences générés à
partir du bloc diviseur de fréquence de l'émetteur. Compte-tenu de l'analogie de
fonctionnement des deux voies, on se limitera à l'étude de la voie S2(t) de fréquence 2 kHz.
Le schéma du bloc générateur du signal sinusoïdal S2(t) est donné par la figure-4.
PA PB PC PD
C=1 nF
C=1 nF
R 1= C2= R=
1,8 kΩ 100 nF R=
47kΩ R=47kΩ
+ 47 kΩ R=47kΩ
+
‐
X2 (t) C1= ‐
R 2=
10 nF 5 kΩ C=1nF
Rb=15kΩ C=1nF S2(t)
Rb=33kΩ
Ra=100kΩ
Ra=27kΩ

Figure-4

Epreuve de Technologie: Partie d'Electronique Page 6

Concours de recrutement des Technologues session 2014-2015 Spécialité Génie Electrique

B1. Donner l'expression du développement en série de Fourier d'un signal carré X(t) de
période T0 et de rapport cyclique α=1/2, comme le montre la figure-5. Montrer que x(t)
peut s'écrire sous la forme:

2 2 2 2 2 2
. . 3 . 5 ⋯
2 3 5
X(t)

t Figure-5
T0

B2. Définir les divers sous-blocs du filtre de la figure-4. En déduire la nature de ce filtre ainsi
que son ordre en basses et hautes fréquences.

B3. Pour chacun des sous-blocs, calculer l'atténuation en dB pour les fréquences du
fondamental et des deux premiers harmoniques du signal logique à 2 kHz noté X2(t).

B4. Calculer les amplitudes en Volts de la composante fondamentale et du premier

harmonique de ce même signal aux points test PA, PB, PC et PD.

B5. Tracer sur le document fourni (DOC-2), l'allure des signaux aux points PA, PB et PD.

B6. Calculer le taux de distorsion harmonique du signal S2(t). On rappelle que ce taux est
défini comme étant le rapport entre les valeurs efficaces de la 1ère harmonique et du signal
lui-même (limité à la 1ère harmonique).

C ‐ Echantillonnage
Les signaux à échantillonner sont les signaux analogiques appliqués sur les deux entrées
C1 et C2. La vérification du fonctionnement de l'émetteur se fait en utilisant les deux signaux
S1(t) et S2(t) générés au niveau du bloc émetteur lui même. Ces deux signaux de test sont des
sinusoïdes définies par les expressions suivantes :
S1(t) = Sm.cos2πf1t
S2(t) = Sm.cos2πf2t
avec Sm= 5V f1= 1 kHz f2= 2 kHz

Ces deux signaux seront utilisés dans cette partie pour caractériser l'échantillonnage.

C1- Echantillonnage idéal

C1-1. Dans le cas de l'échantillonnage idéal de S1(t) à la fréquence fe=1/Te, donner
l'expression du signal échantillonné S1e(t).

Epreuve de Technologie: Partie d'Electronique Page 7

Concours de recrutement des Technologues session 2014-2015 Spécialité Génie Electrique

C1-2. En déduire l'expression du spectre du signal échantillonné S1e(f). Représenter ce spectre

dans l'intervalle [-2fe , 2fe]. On donne fe = 8 kHz. On rappelle la transformée de Fourier
suivante : TF[cos2πf0t] = 1/2 δ(f-f0) + 1/2 δ(f+f0).
Même question pour le signal S2e(f).
S(f)
C1-3. On étudie maintenant le cas où S(t) est un signal déterministe A
quelconque dont le spectre est borné comme le montre la
figure-6.
Donner l'expression de Se(t) et son spectre Se(f). En déduire
la condition sur la valeur de la fréquence d'échantillonnage fe ‐B
f
0 B
pour qu'il n'aurait pas de chevauchement spectral.
Figure-6
C2- Echantillonnage réel
Les valeurs des échantillons doivent garder une valeur constante et stable pendant un temps
minimum, ce qui n'est pas le cas avec l'échantillonnage idéal car la durée du pic de Dirac est
nulle. Pour réaliser cette opération, on utilise un échantillonneur-bloqueur qui maintien la
valeur qu'à le signal à l'instant [Link] pendant une durée θ.

C2-1. Expliquer pourquoi doit-on maintenir les valeurs des échantillons pendant la durée θ ?

C2-2. Le schéma de l'échantillonneur bloqueur est constitué d'un multiplieur par le peigne de
Dirac suivi d'un circuit ayant une réponse impulsionnelle h(t) égale à une fonction
porte de largeur θ et retardée de θ/2 et qui est notée par Pθ(t-θ/2). Le schéma bloc de
l'échantillonneur-bloqueur est donné par la figure-7.

Multiplieur h(t)
S(t) 1
θ Se(t)
S(t).e(t) t

. Figure-7

Donner l'expression du signal à la sortie de l'échantillonneur Se(t). En déduire son

spectre d'amplitude |Se(f)|.

On rappelle respectivement la transformée de Fourier de la fonction porte de largeur θ

et celle du peigne de Dirac :
1
.

C2-3. Déterminer le spectre des deux signaux S1(t) et S2(t) avec fe= 8 kHz et θ= Te/2.
Représenter à l'échelle ces deux spectres dans l'intervalle [-2fe , 2fe].

C2-4. Pour quelle valeur de θ a-t-on la meilleur atténuation des composantes de fréquence
supérieure au fondamentale ?

Epreuve de Technologie: Partie d'Electronique Page 8

Concours de recrutement des Technologues session 2014-2015 Spécialité Génie Electrique

C2-5. Le montage de l'échantillonneur-bloqueur réellement utilisé est donné par la figure-8

Ce circuit comporte un condensateur C et un transistor T de type NMOS, qui a le rôle
d'un interrupteur commandé par un signal VCOM. Il est passant à chaque impulsion de
commande de durée  << Te, comme le montre la figure-9 et il est bloqué ailleurs. Sa
résistance, quand il est passant, est notée RON =100  et ROFF =1010  environ quand
il est bloqué.

+
T +
‐
S(t) ‐
C Figure-8
Se(t)
VCOM

VCOM


t Figure-9
Te

C2-5a- Expliquer brièvement comment fonctionne le montage de la figure-8. Quels

sont les rôles des deux suiveurs à amplificateurs opérationnels utilisés ?
C2-5b- Application numérique : C= 470 pF, τ /Te =0.1 (rapport cyclique de VCOM),
fe = 8 kHz. Calculer τ et les deux valeurs de θ quand T est passant et quand
il est bloqué. En déduire comment ce montage réalise la fonction
échantillonnage-blocage ?
C2-5c- Quelle condition doit satisfaire la durée de l'échantillonnage τ pour assurer
une prise de valeur d'échantillon meilleure que 1 %.
C2-5d- Tracer sur le document fourni (DOC-3), l’allure du signal de sortie S1e(t)
relatif au signal sinusoïdal d’entrée S1(t).

D ‐ C.A.N
Les échantillons successifs Se(t) obtenus à la sortie de l'échantillonneur-bloqueur sont en suite
codés numériquement en binaire. Le Convertisseur Analogique Numérique (C.A.N) utilisé
pour cette numérisation des signaux peut être modélisé sous forme de deux blocs virtuels mis
en cascade comme le montre la figure-10.
C.A.N

S(t) Echantillonneur Se(t) Sq(t) SN

Quantificateur Codeur
Bloqueur

Figure-10

Epreuve de Technologie: Partie d'Electronique Page 9

Concours de recrutement des Technologues session 2014-2015 Spécialité Génie Electrique

D1- Théorie
L'opération de quantification consiste à associer la même valeur numérique à toutes les
valeurs Se(t) dont l'amplitude se situe dans une plage donnée. Par exemple on peut utiliser la
quantification par excès définie de la façon suivante :

Sn.q < Se(t) ≤ (Sn+1).q alors Sq(t) = (Sn+1).q

Où q est le pas de quantification qui représente la différence minimum de tension Sq(t) qui
engendre une incrémentation ou une décrémentation d'une unité du nombre binaire Sn.

La dynamique d'entrée en tension du C.A.N est de ±Smax. Le codage se fait en binaire naturel
sur n=7 bits à partir de la tension minimale - Smax.

D1-1. Exprimer le pas de quantification q en fonction de la dynamique d'entrée [-Smax ,Smax]

et du nombre de bits de codage n. Application numérique Smax=5V, n=7.

D1-2. Tracer la caractéristique Sq(t) = f[Se(t)] pour n=7, en se limitant à une plage d'entrée
±400 mv.

D1-3. Soit le signal d'entrée S1(t) = Sm.cos2πf1t tel que Sm=4V et f1=1kHz, échantillonné-
bloqué à la fréquence fe=8 kHz. En prenant le premier échantillon à l'instant t=T/5, et
en se limitant à une période de signal S(t), compléter le tableau ci-dessous:

N° t Se(t) Sn Ndécimal Nbinaire Sq(t) ɛ(t) =

échantillon (V) (V) Se(t)-Sq(t)
1 T/5
2
3
4
5
6
7
8

D1-4. La question précédente montre que le quantificateur délivre un signal Sq(t) différent du
signal réel Se(t). L'écart instantané ɛ(t) entre ces deux signaux correspond à une
distorsion du signal appelée bruit de quantification. Ce signal ɛ(t) est assimilé à un
signal aléatoire de densité de probabilité p(ɛ) uniforme dans l'intervalle [0, ɛMAX=q].
D1-4.a Donner l'expression de cette densité de probabilité p(ɛ). Tracer p(ɛ).
D1-4.b Calculer la valeur moyenne ɛmoy et efficace ɛeff de ce signal aléatoire.
D1-4.c En déduire la puissance du bruit de quantification PB.
D1-4.d Calculer la puissance PS du signal sinusoïdal d'amplitude max ±Smax .
D1-4.e Calculer le rapport signal/bruit (S/B)MAX en fonction du nombre de bit n pour
une sinusoïdal d'amplitude maximum. Exprimer (S/B)MAX en dB et montrer
de combien ce rapport est amélioré si n augmente d'une unité.

Epreuve de Technologie: Partie d'Electronique Page 10

Concours de recrutement des Technologues session 2014-2015 Spécialité Génie Electrique

D2- Réalisation du C.A.N

Comme le montre la figure-11, le schéma bloc du convertisseur analogiques numériques à
approximations successives est constitué:
- D'un convertisseur numérique analogique C.N.A.
- D'un comparateur de tensions.
- D'une logique de contrôle.

START Logique
CLK de FDC (Fin De Conversion)
contrôle

N (Nombre binaire à n bits)

VX +Vref
C.N.A
-Vref

Comparateur

S (Entrée)

Figure_11
Principe de fonctionnement:
La logique de contrôle présente au C.N.A un code caractérisé par la mise à 1 uniquement de son
bit de poids le plus fort (100...00), qui est traduit en une tension analogique VX1. Le comparateur
compare cette valeur VX1 à la tension d'entrée S; Deux cas possibles:
 Si S < VX1, la logique de contrôle présente le nouveau code suivant (010...00).
 Si S > VX1, la logique de contrôle essaie le nouveau code suivant (110...00), cette valeur
étant de nouveau comparée à S, et le processus de comparaison continu jusqu'au bit de
poids le plus faible.
Cette méthode est appelée la méthode de dichotomie, elle nécessite n comparaisons
élémentaires pour le convertisseur (n: nombre de bits utilisé).

D2-1 Réalisation du C.N.A

Le convertisseur numérique-analogique (C.N.A) utilisé, est un convertisseur à 7 bits de type

R/2R (figure-12). C'est un convertisseur bipolaire pour lequel la tension de sortie peut être
positive ou négative. Dans ce cas, le C.N.A est équipé de deux entrées +Vref et -Vref qui
permettent de définir l’excursion de tension de sortie Vxmax-Vxmin.
Ce convertisseur utilise un amplificateur opérationnel (A.O) supposé idéal et des interrupteurs
électroniques commandés par les bits du nombre binaire présenté à l'entrée du C.N.A.
Le fonctionnement des interrupteurs est le suivant:
 Si bi=0 : l'interrupteur est relié à la masse, avec (0≤ i ≤6).
 Si bi=1 : l'interrupteur est relié à l'entrée inverseuse de (A.O).

Epreuve de Technologie: Partie d'Electronique Page 11

 Concours de recrutement des Technologues session 2014-2015 Spécialité Génie Electrique

Vref V6 R V5 R V4 R V3 R V2 R V1 R V0
I6 I5 I4 I3 I2 I1 I0
2R 2R 2R 2R 2R 2R 2R 2R
b6 b5 b4 b3 b2 b1 b0
MSB
LSB

Interrupteurs IF RF
électroniques

IF1
‐
IF2 +
‐Vref
2R VX
Figure-12

D2-1.1 Calculer les courants Ii (0≤ i ≤6) dans chaque branche du réseau R/2R en fonction de
Vref, R et bi. En déduire le courant IF1.

D2-1.2 Calculer la tension de sortie VX. Montrer qu'elle peut s'écrire sous la forme:

. 2. . .
2 2 2 2 2 2

D2-1.3 Donner l'expression du pas de quantification q, les tensions minimale VX(min) et

maximale VX(max).

D2-1.4 Application numérique: On prend RF =2R, Vref = -E= -5V. Que devienne l'expression
de la tension VX. Calculer q, VX(min),VX(max) et la valeurs numérique de VX pour le
nombre binaire: 1000000. Conclure.

D2-2 Réalisation du C.A.N à approximations successives

Le C.A.N à approximation successives utilisé est donné par la figure-13. Il est constitué d'un
registre à décalage vers la droite entrée série (START) et sorties parallèles (A, B....H), des
bascules JK, d'un C.N.A étudié précédemment, un latch pour mémoriser la valeur numérique
N et un comparateur qui fonctionne ainsi:

Si e+ > e- alors Cp = 5V
Si e+ < e- alors Cp = 0V

Epreuve de Technologie: Partie d'Electronique Page 12

 Concours de recrutement des Technologues session 2014-2015 Spécialité Génie Electrique

START

REGISTRE A DECALAGE
CLK
A B C D E F G H
FDC

JA QA JB QB JC QC JD QD JE QE JF QF JG QG

KA RAZ KB RAZ KC RAZ KD RAZ KE RAZ KF RAZ KG RAZ

LE
N
(Latch)
Cp
Comparateur b6 b5 b4 b3 b2 b1 b0
+Vref
VX C.N.A
-Vref

Sq(t)
Figure-13

D2-2.1 Rappeler la table de vérité de la bascule JK et le principe de fonctionnement du

registre à décalage utilisé à la figure-13.

D2-2.2 Décrire le fonctionnement du C.A.N.

D2-2.3 Tracer sur le document fourni (DOC-4), les chronogrammes des signaux A, B, C, D,
E, F, G, H et b6, b5, b4, b3, b2, b1 et b0 en fonction des chronogrammes de CLK et
START. On donne : Sq(t) =3,25 V et q du CNA = 78,125 mV.

E ‐ Génération de séquences pseudo‐aléatoires

On montre qu'un registre à décalage à n bascules dont les sorties de certaines bascules sont
rebouclées sur l'entrée du registre à travers des portes OU-exclusives peut produire à chaque
front d'horloge toutes les 2n-1 combinaisons possibles différentes de zéro réalisables sur n bits.
On qualifie ce type de combinaisons à une séquence pseudo-aléatoire.

E-1 Donner, dans un tableau, la suite des nombres binaire émise par le générateur
pseudo-aléatoire de figure-14, sachant que le registre a été initialisé avec la valeur 1000
(QD=1).

E-2 Le schéma d'implantation pratique du générateur pseudo-aléatoire de la question

précédente est donné par la figure-15. On utilise pour cela, le registre à décalage en
circuit intégré 74HC164 dont la fiche technique est donnée en annexe.

E-2a Donner sous forme de produits l'expression du signal de sortie X en fonction des
sorties du registre QA, QB, QC et QD.

Epreuve de Technologie: Partie d'Electronique Page 13

Concours de recrutement des Technologues session 2014-2015 Spécialité Génie Electrique

E-2b Quelle est l'expression du signal d'entrée A lorsque au moins l'une des sorties du
registre est à l'état haut.

E-2c Montrer que le bloc est configuré en générateur de séquence pseudo-aléatoire

selon la configuration étudiée à la question E1.

E-2d Quelle est l'expression du signal d'entrée A lorsque on active à l'état bas l'entrée
CLR du registre 74HC164.

E-2e En déduire le rôle des portes U1, U2 et U3.

QD DD QC DC QB DB QA DA

CLK

(MSB) (LSB)

Code émis

Figure-14

VCC
74HC164

CLR U4

CLK QD
U1
QC U5
U3
QB X
VCC B U2
(LSB) QA
A

Figure-15

Epreuve de Technologie: Partie d'Electronique Page 14

Concours de recrutement des Technologues session 2014-2015 Spécialité Génie Electrique

D2-2.3

START

temps
CLK

temps
A

temps
B

temps
C

temps
D

temps
E

temps
F

temps
G

temps
H

temps

b6
1
temps
b5
1
temps
b4
0
temps
b3
1
temps
b2
0
temps
b1
0
temps
b0
1
temps

Epreuve de Technologie: Partie d'Electronique Page 15

Concours de recrutement des Technologues session 2014-2015 Spécialité Génie Electrique

Epreuve de Technologie: Partie d'Electronique Page 16