CH 1
Les circuits logiques programmables &
FPGA
Introduction
Le transistor MOS
Le transistor MOS (Metal-Oxide-Semiconductor) est un
composant à semi-conducteur comportant trois électrodes: la grille
(G), le drain (D) et la source (S).
Deux types de transistors MOS: NMOS et PMOS.
nMOS pMOS
2
Introduction
Le transistor MOS en commutation
Fonctionnement du transistor CMOS
3
Introduction
De transistors aux portes logiques
En assemblant plusieurs transistors entre eux d’une certaine manière, on
obtient des portes logiques.
Exemple 1 : une porte NON:
E S
0 1
1 0
E S
4
Introduction
Des transistors aux portes logiques
Exemple 2 : une porte NAND:
A B S
0 0 1
A B
0 1 1
S
1 0 1
A S
1 1 0 B
B
5
Introduction
De portes logiques aux circuits logiques programmables
On associe plusieurs de ces portes pour avoir de composants encore plus
évolués comme des compteurs, des convertisseurs, des bascules etc.
Un circuit logique programmable est constitué de milliards de
transistors. Ces transistors peuvent former des portes logiques ainsi que
des compsants plus complexes afin de réaliser des calculs logiques.
En synthétisant plusieurs sous systèmes logiques à la suite, on arrive à
effectuer des calculs complexes.
Grille
Source
Transistors Portes logiques
6
Circuits Logiques Programmables: FPGA
Un circuit logique programmable, ou réseau logique programmable, est un
circuit intégré logique qui peut être reprogrammé après sa fabrication.
Il est composé de nombreuses cellules logiques élémentaires et bascules
logiques librement connectables.
C'est la reconfiguration, ou programmation, du composant qui définit les
connexions faites entre portes logiques.
On parle pas de programmation au sens logiciel (contrairement à un
microprocesseur).
On parlera de «reconfiguration» plutôt que de reprogrammation (on modifie
des connexions ou le comportement du composant, on connecte des portes
logiques entre elles, etc).
Il s'agit de réseaux logiques reconfigurables et modifiables.
7
Circuits Logiques Programmables: FPGA
Ce type de composant électronique est communément désigné par différents
appellations en anglais dont notamment:
FPGA (Field-Programmable Gate Array, réseau de portes programmables,
plus de 106 portes).
PLD (Programmable Logic Device, circuit logique programmable, 100-200
portes).
EPLD (Erasable Programmable Logic Device, circuit logique programmable et
effaçable).
CPLD (Complex Programmable Logic Device, circuit logique programmable
complexe, 5-10 K portes).
PAL (Programmable Array Logic, réseau logique programmable): réseau
programmable de ET mais un réseau fixe de porte OU;
PLA (Programmable Logic Array, réseau logique programmable): réseau
programmable de portes ET et OU.
Bien que fondamentalement synonymes, ces termes ne sont généralement pas
interchangeables dans le vocabulaire commercial des fabricants:
FPGA désigne plutôt des composants à technologie RAM
EPLD des composants à technologie FLASH
PLA des composants à technologie FUSIBLE.
8
Circuits Logiques Programmables: PLA
N'importe quelle fonction logique peut être codée par une somme de produit,
par un produit de somme ou un mélange des deux.
La plupart des PLAs ont la structure suivante:
Un ensemble d’opérateurs ET sur lesquels viennent se connecter les variables
d’entrées et leurs compléments.
Un ensemble d’opérateur OU sur les quels les sorties des opérateurs ET sont
connectées.
Une éventuelle structure de sortie (portes inverseurs, logique 3 états,
registres, etc)
Les interconnexions de ces matrices sont programmables.
9
Circuits Logiques Programmables: Mémoire
Une fonction combinatoire associe à chacune de ces combinaisons d'entrée une
valeur en sortie décrite par sa table de vérité. C'est le principe de la mémoire où
pour chaque adresse en entrée, on associe une valeur en sortie, sur un ou
plusieurs bits.
La structure physique des mémoires fait appelle à une matrice PLA dont la
matrice ET est figée et sert de décodeur d'adresse et dont la matrice OU est
programmée en fonction de la sortie désirée
Lorsqu'une adresse est présentée, par
exemple I0 I1 I2 I3 = 1111, la porte ET concernée
passe au NL1 (celle du bas dans l'exemple) et
suivant les fusibles laissés intacts sur la matrice
OU, on a un mot différent en O0 O1 O2 O3 (0000
si tous les fusibles sont "grillés" par exemple).
Ce principe utilisé pour les mémoires, l'est
aussi dans les CPLD (Complex Programmable
Logic Device), mais surtout dans les FPGA
(Field Programmable Gate Array) sous le nom
de LUT (Lock Up Table).
10
Circuits Logiques Programmables: CPLD
Un CLPD se présente comme un
ensemble de fonctions de type PAL
reliées à l’aide d’une matrice de
connexion.
PIA: Programmable Interconnect
Array
Intérêt:
Développement des circuits
numériques de faible complexité
(5000 à 10000 portes)
Exemple:
Altera MAXI II: 240 à 2200
éléments logiques.
Xilinx CoolRunner 2: 32 à 512
macrocells.
11
CPLD Altera EPM7000S
12
Altera EPM7000S: Structure macro cellule
13
Circuits Logiques Programmables: FPGA
Un circuit FPGA est un composant électronique qui contient des milliers, voire
des millions de transistors connectés ensemble pour réaliser des fonctions
logiques simples telles que des additions ou des soustractions ou des fonctions
complexes telles que la mise en œuvre d’un contrôleur DSP (digital signal
processor) ou bien microprocesseur.
Ces circuits FPGA sont largement utilisés dans les systèmes embarqués
notamment dans les domaines de l’automatisme, de l’automobile, de
l’aéronautique et des télécommunications.
les circuits FPGA présentent une technologie qui permet de reprogrammer le
circuit à la carte (in situ).
L’avantage majeur que présentent les circuits FPGA, est leur grande flexibilité,
car la structure interne peut être changée sans avoir à modifier la structure
globale du circuit.
Cet avantage nous permet de faire des prototypages rapides et de moindre coût
en comparaison avec d’autres circuits ASIC (Application-Specific Integrated
Circuit) par exemple.
14
Circuits Logiques Programmables: FPGA
Xilinx, Altera et Quicklogic sont les pionniers dans les domaines des circuits
FPGA. Toutes ces compagnies se partagent le même concept architectural. Il se
divise en trois parties:
les blocs d’entrées et sorties (IOB).
les blocs logiques de configuration (CLB).
les interconnexions.
Les blocs logiques, présents en grand nombre sur la puce (de quelques milliers
à quelques millions) sont connectés entre eux par une matrice de routage
configurable. Ceci permet la reconfiguration à volonté du composant.
15
Circuits Logiques Programmables: FPGA
Les éléments fonctionnels (logique, mémoire, IO) sont regroupés sous forme matrice.
Eléments configurable:
-Eléments logiques
- Eléments de mémorisation
- Eléments arithmétiques
-Entrés/Sorties
Réseau de routage:
-Ligne horizontales
- lignes verticales
Matrice de connexion
Bloc de connexion
Type d’architecture utilisée par Xilinx et Atmel
Les blocs de connexions assurent la connexion des éléments configurables.
Les matrice de connexions assurent la connexion des blocs de connexions.
16
FPGA: Bloc logique Configurable
Un bloc logique configurable est de manière générale constitué d’une table de
correspondance (LUT Ou Look-Up-Table) et d’une bascule D ou bien des multiplexeurs.
La LUT sert à implémenter des équations logiques ayant généralement 4 à 6 entrées et
une seule sortie.
Elle peut toutefois être considérée comme une partie mémoire, un multiplexeur ou un
registre de décalage. Le registre à décalage permet de mémoriser un état ou de synchroniser
un signal (Pipline).
Les blocs logiques, présents en grand nombre sur la puce sont connectés entre eux par
une matrice de routage configurable.
Une table de correspondance combinatoire (LUT) pouvant implanter :
Deux fonctions indépendantes à 4 variables.
Une fonction complète à 5 variables.
Une fonction incomplète à 6 variables.
Elle permet aussi d’implanter, deux cellules séquentielles (bascules D) et des
multiplexeurs de configuration.
17
FPGA: Bloc logique Configurable
C=0, les sorties de tous les premiers
multiplixeurs auront la valeur de leur première
entrée càd 1-1-1-1
B=0, pareil on sélectionne la première entrée
pour tous, on reçoit à la sortie 1-1
A=0, la sortie Z=1 (les deux entrées sont à 1)
Les LUT sont des petites éléments de mémorisation, qui reflètent la table de vérité
d’une fonction logique (Mémoriser le comportement des entrées)
18
FPGA: Structure d’un CLB SPARTAN
19
FPGA: Les interconnexions
Il existe trois type d’interconnections entre les différents blocs des circuits FPGA
Interconnexion directe : entre les différents blocs logiques.
Interconnexions par le biais d’une matrice.
Interconnexion par les grandes lignes relient tous les CLB dans les extrémités
des circuits FPGA.
20
FPGA: Structure des IOB (INPUT/OUTPUT BLOCKS)
Les Ports d’entrées/sortie des circuits FPGA sont totalement programmables, et :
Le seuil d’entrée est soit TTL ou CMOS.
Le slew-rate est programmable (La vitesse de balayage ou Slew rate représente la
vitesse de variation maximale que peut reproduire un amplificateur).
Le buffer de sortie est programmable en haute impédance
Les entrées et sorties sont directes ou mémorisées
L’inverseur est aussi programmable.
21
Circuits Logiques Programmables: FPGA
22