Les Transistors à Effet de Champ - T.E.C. ou F.E.T.
Dans cette leçon, nous allons examiner la structure et le fonctionnement du transistor
à effet de champ puis nous aborderons la composition interne des portes logiques
suivant les différentes technologies existantes.
1. - LE TRANSISTOR À EFFET DE CHAMP
On a coutume de le désigner par ses initiales : T.E.C. ou F.E.T. (terme anglo-
saxon : Field-Effect-Transistor).
Il est constitué d'un barreau semi-conducteur uniformément dopé (de type P ou N),
constituant le canal.
Sur ce barreau sont réalisées deux jonctions opposées, comme illustré sur la figure
1, de conductibilité inverse de celle du canal.
Ces deux zones sont reliées entre elles électriquement à une électrode commune
appelée porte ou grille.
Une extrémité du canal reçoit le nom de source, l'autre celui de drain.
Le canal est faiblement dopé, alors que les zones qui constituent la grille le sont
fortement.
La grande différence pour ce transistor, réside dans le fait que la jonction grille-
source est polarisée en inverse (tension VGS).
L'espace drain-source reçoit une tension de polarisation (tension VDS).
Le principe de fonctionnement est le suivant :
En l'absence de tension grille-source (VGS), le canal conduit proportionnellement
avec l'augmentation de la tension VDS.
Pour une certaine valeur de VDS, le courant cesse de croître et devient constant.
C'est la tension de pincement ou Vp (tension de pinch-off).
Le courant dans le canal est appelé ID et lorsqu'il atteint la saturation, il
devient IDSS.
Si maintenant on applique une tension VGS à l'espace grille-source (polarisation
de la jonction en inverse) et que l'on relève, comme précédemment, la valeur
de ID en fonction de VDS, on constate pour ce courant, des valeurs plus faibles.
La tension Vp est atteinte plus tôt et correspond à un courant ID moins élevé
que IDSS.
Cette nouvelle tension Vp' est égale à : Vp' = Vp - VGS
Plus VGS augmente, plus le courant ID diminue. A partir d'un certain seuil
de VGS, le courant ID s'annule.
On considère généralement que le courant ID devient égal à zéro pour :
VGS = Vp.
Tout se passe comme si le champ électrique, créé par la tension de polarisation
inverse de la jonction grille-source, diminuait la largeur de conduction du canal. C'est
la zone de déplétion ou d'appauvrissement.
La figure 2 schématise ce phénomène.
Sur la figure 3 sont portés les caractéristiques et les points importants qui concernent
le TEC.
La zone correspond à la partie linéaire de la caractéristique, le courant ID croît
linéairement avec VDS (pour une VGS donnée). Cette zone est utilisée en
commutation.
La zone est celle de la saturation et est utilisée en amplification.
La zone est interdite car elle représente le phénomène d'avalanche.
La tension d'avalanche est notée BVDG en non BVDS (BV = break-down voltage, ce
qui signifie tension de rupture ou claquage).
En fait, il s'agit du claquage de la diode drain-grille. Celui-ci se produisant toujours
pour une même différence de tension entre le drain et la grille (pour un type de
transistor défini). Cette différence est donnée par la relation :
BVDG = VDS + VGS
Lorsque VGS = 0, cette tension BVDG est égale à VDS.
Si on maintient VDS à une même valeur et que VGS augmente (vers les valeurs
négatives), BVDG va diminuer. C'est ce qui apparaît sur le réseau de
caractéristiques.
D'autre part, selon les types de transistors, Vp s'échelonne entre 0,5 et 15 volts.
La tension BVDG varie entre 3 et 25 fois Vp, toujours en fonction du type de
transistor.
Il faut noter que la conduction, dans ce type de transistor, est presque
symétrique. Sur la figure 3, on constate que toutes les caractéristiques passent par
l'origine et qu'autour de celle-ci, pour des VDS faibles, les caractéristiques se
prolongent, vérifiant bien la symétrie de conduction (pour des VDS de signes
opposés).
A l'intérieur de certaines limites, la permutation entre drain et source n'entraîne pas
de modification du fonctionnement.
Cependant, les électrodes sont repérées par le constructeur afin de minimiser
certains effets capacitifs, permettant ainsi d'utiliser au mieux ce dispositif.
Ces capacités sont les suivantes :
CDS (entre drain et source)
CGS (entre grille et source)
CGD (entre grille et drain)
Ce sont les deux dernières les plus importantes. Par construction, elles sont
atténuées, obligeant l'utilisateur à différencier la source du drain.
Dans la zone de la figure 3 qui correspond au fonctionnement en commutation
avec VDS < Vp, le transistor réagit comme une résistance variable en fonction
de VGS.
La valeur minimum de cette résistance est obtenue pour VGS = 0 (correspondant à
l'interrupteur fermé) et prend l'appellation de Ron (Résistance minimale à l'état
conducteur).
La valeur maximum est obtenue pour VGS > Vp (deuxième état de l'interrupteur,
c'est-à-dire ouvert).
R minimum ou Ron : interrupteur fermé (VGS = 0)
R maximum : interrupteur ouvert (VGS > Vp).
Il existe un autre type de transistor à effet de champ qui porte le nom de transistor
MOS (Metal - Oxyde - Semi-conducteur) ou MOST (T pour transistor).
Celui-ci est très répandu dans les circuits intégrés où il tend à se généraliser, aux
dépens du transistor bipolaire, pour des raisons de consommation.
La figure 4 représente la structure d'un tel transistor qui diffère du TEC. En effet, il ne
possède pas de jonction au niveau de la grille, un masque d'oxyde isole celle-ci du
canal, d'où le nom qu'on lui donne parfois de : tension de grille isolée.
Le fonctionnement est le suivant :
En appliquant une tension positive sur la grille, les électrons (porteurs minoritaires
dus à l'agitation thermique) du substrat (dans le cas de la figure 4, il s'agit d'un
matériau P), sont attirés entre les zones de matériau N, constituant la source et le
drain. A cet endroit, la concentration en électrons constitue un enrichissement qui
se traduit comme une inversion de la conductibilité du substrat passant ainsi du
type P au type N. Un courant s'établit entre source et drain.
Aux variations de VGS correspondent des variations de ID. En l'absence de
tension VGS, le courant ID est très faible (pratiquement nul).
Le substrat est, en général, porté à la tension la plus négative, afin que les jonctions
source-substrat et drain-substrat soient polarisées en inverse.
Ce type de MOS est dit enrichissement (en anglo-saxon : enhancement mode).
La figure 5 représente la structure d'un transistor MOS à appauvrissement.
Le fonctionnement de ce dernier est différent, en ce sens qu'en l'absence de
tension VGS, nous constatons un courant ID (comme pour le TEC).
En effet, le canal constitué par une mince zone de matériau N située sous la grille,
est conducteur en l'absence de tension VGS. Si on applique une tension négative sur
la grille, les électrons libres de la zone du canal seront repoussée, par le champ
électrique, dans le substrat, ce qui a pour conséquence la diminution de ID. Si on
augmente la tension VGS, le courant ID s'annule.
Là encore, il semble que la conductibilité du matériau s'inverse,
par appauvrissement des porteurs majoritaires.
Si en l'absence de tension VGS, on fait en sorte que le courant ID soit maintenu à
une valeur moyenne, en appliquant sur la grille une tension VGS positive, les
électrons du substrat (porteurs minoritaires -----> agitation thermique) vont venir
renforcer la conductibilité de la fine couche de matériau N et le courant ID va devenir
plus important.
On réalise donc avec cette technique des transistors MOS fonctionnant selon les
deux modes :
enrichissement
appauvrissement.
Ce fonctionnement est rendu possible à cause de la couche isolante d'oxyde qui
sépare la grille du canal.
La figure 6 représente les caractéristiques de ce type de transistor ainsi que les
zones d'utilisation.
Ces transistors possèdent une impédance d'entrée très élevée (due à l'isolement de
la grille). La résistance en conduction (Ron) est faible (quelques dizaines d'ohms) et
leur résistance à l'état bloqué, très élevée (plusieurs mégohms).
Ces caractéristiques permettent, entre autre, de les utiliser en logique. Le circuit de
commande ou d'entrée (la grille) est bien séparé du circuit de sortie et les deux
états, bloqué ou conducteur, sont très nettement différenciés.
Bien que le substrat possède une action évidente sur la conduction des MOS (moins
que la grille toutefois), il est, en général, relié intérieurement au boîtier. On le réunit
extérieurement, par câblage, à la source.
Sa consommation moindre que celle du transistor bipolaire et sa tenue en tension
meilleure sont autant d'atouts en sa faveur. Par contre, il est un peu plus lent.
L'impédance d'entrée, très élevée, le rend vulnérable aux charges électrostatiques,
ce qui oblige les constructeurs à protéger son entrée et les utilisateurs à prendre plus
de précaution lors des manipulations. Une fois le transistor mis en place sur le circuit,
il n'y a plus de risque à ce sujet.
La figure 7 représente les symboles de ces différents transistors à effet de champ.