Montages électroniques

de base

28 octobre 2016
Contact
Nom : Pascal Harmeling
Bureau : S.136
Téléphone : [Link]
Email : [Link]@[Link]
Montages électroniques de base

1 Différences entre CPLD, FPGA - µP - DSP

2 L’alimentation du microcontrôleur

3 L’horloge

4 Les entrées

5 Les sorties

6 Les bus de communication

7 Lexique
Différences entre CPLD, FPGA - µP - DSP
Différences entre CPLD, FPGA - µP - DSP
CPLD, FPGA( complex programmable logic device - field-programmable gate array).
Flexibilité, propriété intéllectuelle, grande production : ASIC.
I structure logique : différente pour chaque fabriquant.
I Fréquence de fonctionnement : GHz. MAX 7000 Programmable Logic Device Family Data Sheet

The MAX 7000 architecture includes four dedicated inputs that can
be used as general-purpose inputs or as high-speed, global control
I Langage de programmation : VHDL, Verilog. signals (clock, clear, and two output enable signals) for each
macrocell and I/O pin. Figure 1 shows the architecture of EPM7032,
EPM7064, and EPM7096 devices.
I Programmation : EEprom ext., JTAG.
Figure 1. EPM7032, EPM7064 & EPM7096 Device Block Diagram

INPUT/GLCK1
INPUT/GCLRn
INPUT/OE1
INPUT/OE2

LAB A LAB B

8 to 16 36 36 8 to 16
I/O Macrocells Macrocells I/O
8 to 16 1 to 16 17 to 32 8 to 16
I/O pins Control Control I/O pins
Block Block
16 16

8 to 16 8 to 16

LAB C PIA LAB D

8 to 16 36 36 8 to 16
I/O Macrocells Macrocells I/O
8 to 16 33 to 48 49 to 64 8 to 16
I/O pins Control Control I/O pins
Block Block
16 16

8 to 16 8 to 16
Différences entre CPLD, FPGA - µP - DSP
CPLD, FPGA( complex programmable logic device - field-programmable gate array).
Flexibilité, propriété intéllectuelle, grande production : ASIC.
µP (microprocesseur et microcontrôleur).
utilisation pour tout type d’application, mise en oeuvre rapide.
I coeur : ARM, MIPS, autre...
I Fréquence de fonctionnement : MHz...GHz.
I Langage de programmation : Assembler, C, C++ .... .
I Programmation : ICD, JTAG, propriétaire .
Différences entre CPLD, FPGA - µP - DSP
CPLD, FPGA( complex programmable logic device - field-programmable gate array).
Flexibilité, propriété intéllectuelle, grande production : ASIC.
µP (microprocesseur et microcontrôleur).
utilisation pour tout type d’application, mise en oeuvre rapide.
DSP (Digital Signal Processor).
n−1
P
Instruction MAC (multiply and accumulate) X n = Ai X i
i=0

I coeur : différent pour chaque fabriquant.

I Fréquence de fonctionnement : MHz...GHz.
I Langage de programmation : Assembler, C, C++ .... .
I Programmation : ICD, JTAG, propriétaire.
Différences entrePIC18F2682/2685/4682/4685
CPLD, FPGA - µP - DSP
FIGURE 1-1: PIC18F2682/2685 (28-PIN) BLOCK DIAGRAM

Data Bus<8>
Table Pointer<21>

Microchip 18F4685 inc/dec logic 8 8

Data Latch PORTA
RA0/AN0
Data Memory RA1/AN1
PCLATU PCLATH (3.3 Kbytes) RA2/AN2/VREF-
21
RA3/AN3/VREF+
20 Address Latch RA4/T0CKI
PCU PCH PCL
RA5/AN4/SS/HLVDIN
Program Counter 12 OSC2/CLKO/RA6
Data Address<12> OSC1/CLKI/RA7
31 Level Stack
Address Latch 4 12 4
BSR FSR0 Access
Program Memory STKPTR Bank
(80/96 Kbytes) FSR1
FSR2 12
Data Latch PORTB
RB0/INT0/AN10
inc/dec
8 logic RB1/INT1/AN8
Table Latch RB2/INT2/CANTX
RB3/CANRX
Address RB4/KBI0/AN9
ROM Latch RB5/KBI1/PGM
Instruction Bus <16> Decode
RB6/KBI2/PGC
RB7/KBI3/PGD
IR

8
Instruction State Machine
Decode & Control Signals
Control
PRODH PRODL
PORTC
8 x 8 Multiply RC0/T1OSO/T13CKI
3 8 RC1/T1OSI
RC2/CCP1
BITOP W RC3/SCK/SCL
8 8 8
RC4/SDI/SDA
Internal RC5/SDO
OSC1(2) Power-up RC6/TX/CK
Oscillator 8 8
Block Timer RC7/RX/DT
OSC2(2) Oscillator ALU<8>
INTRC Start-up Timer
T1OSI Oscillator Power-on 8
Reset
8 MHz
T1OSO Oscillator Watchdog
Timer
Brown-out Band Gap
MCLR (1) Single-Supply
Programming Reset Reference PORTE
In-Circuit Fail-Safe
VDD, VSS Clock Monitor
Debugger MCLR/VPP/RE3(1)

BOR Data
EEPROM Timer0 Timer1 Timer2 Timer3
HLVD

ADC
CCP1 ECCP1 MSSP EUSART ECAN™
10-bit
L’alimentation du microcontrôleur
 4 1
10 µF C2+ C1+ 10 µF
GND
8 9
RIN2 ROUT2
L’alimentation du microcontrôleur GND
DB9-RX 13
RIN1 ROUT1
12 RX
7
DOUT2 DIN2
10

DB9-TXTransient
14 V-I Characteristics
11 Curves
TX
DOUT1 DIN1
MAX232EID
Maximum Clamping Voltage for 7mm Parts
N4 Alimentation avec convertisseur AC/DC
R23 An-Triac1Transient V-I Characteristics Curves V130LA1(P) - V300LA2(P)

R24 60,4E 6,000

I partie AC : fusible et varistance MOVs.
An-Triac2 5,000 MAXIMUM CLAMPING VOLTAGE
MODEL SIZE 7mm
60,4E R25 4,000
An-Triac3 130 TO 300VM(AC) RATING
TA = -55o C TO 85o C
Caractéristique d’une varistance :
R26 60,4E 3,000

MAXIMUM PEAK VOLTS (V)

An-Triac4 An-Triac1 An-Triac2 An-Triac3 An-Triac4 An-Triac5 An-Triac6
2,000
60,4E
I = K × V α (30<α<40).
R27

249E - 0.1% - 250mW

249E - 0.1% - 250mW

249E - 0.1% - 250mW

249E - 0.1% - 250mW

249E - 0.1% - 250mW

An-Triac5 V275LA2(P)
60,4E V250LA2(P)
R28

PESDxxS1UB

PESDxxS1UB

PESDxxS1UB

PESDxxS1UB

PESDxxS1UB

PESDxxS1UB
An-Triac6 1,000
D12
900 D13 D14 D15 D16 D17
I
60,4E
Partie DC : fusible réarmable PTC. R17 R18 R19 R20 R21 R22
800
700
600
V300LA2(P)

o233-12
500
(positive temperature coefficient) 400 V150LA1(P)
300
V cc−V V130LA1(P)
GND I R16 = GND
IDiode
F GND GND GND GND GND GND 200 GND
10 -3 10 -2
GND
10 -1 10 0
GND
10 1 10 2
GND
10 3
GND
10 4
249E - 0.1% - 250mW Transient V-I Characteristics
PEAK AMPERESCurves
(A)

Transient V-I Characteristics Curves 6,000 - V300LA4(P)

V130LA2(P)
FIGURE 3. CLAMPING
MAXIMUM VOLTAGE
CLAMPING VOLTAGEFOR V130LA1(P) - V300LA2(P)
5,000
4,000 MODEL SIZE 7mm
6,000 4,000 130 TO 300V
MAXIMUM M(AC) RATING
5,000 MAXIMUM CLAMPING VOLTAGE o CCLAMPING
TA = -55SIZE TO 85o C
VOLTAGE
MODEL SIZE 7mm 3,000
3,000 MODEL 7mm
4,000 130 TO 300V
130 TO 300VM(AC) RATING M(AC) RATING

(V) (V)
MAXIMUM o CLAMPING VOLTAGE
3,000 TA = -55o C TO 85o C 5,000 MODEL
2,000
2,000 TA = -55SIZE 85o C
C TO7mm V300LA4(P)

(V) VOLTS
220Vac - N-F 320 TO 480VM(AC) RATING
+5V
V275LA4(P)
MAXIMUM PEAK VOLTS (V)

V250LA4(P)
D11
V275LA2(P)
TA = -55o C TO 85o C V230LA4(P)

VOLTS
2,000 V250LA2(P)
F1

PEAKPEAK
Tr1 1,000
F2 V275LA2(P) 1,000
3,000
900
220Vac - N 5 2 900
800

VOLTS
AC (l) V250LA2(P)
Vout1 800 V300LA2(P)
700

MAXIMUM
1,000 3 700
600 V460LA7(P)
CON3 FUSE PCB 900 Common MC36207 600 HSMG-C170
800 V300LA2(P)
6 4 500
2,000
V480LA7(P)
AC (n) Vout2 500

MAXIMUM
PEAK
2 700 400
600 400 C12
V150LA1(P)
R16
1 500 Traco AC/DC 4W 300
C13 1k
220µF

MAXIMUM
V1 400 300 V175LA2(P)
U

Con Power 2 V150LA1(P) 200 V130LA1(P) 100nF

V150LA2(P)
300 1,000
200 V140LA2(P)
220Vac - P V130LA1(P) 10 -3 10 -2 10 -1 10 0 V130LA2(P)
10 1 10 2 10 3 10 4
V420LA7(P)
200 100 PEAK AMPERES (A)
V385LA7 (P) 4
10 -3 10 -2 10 -1 10 0 10 1 10 2 10 3 10 4
GND 10 -3 GND10 -2 10 -1 GND10 0 10 1 10 2 10 3 GND
V320LA7 (P) 10
PEAK AMPERES (A) Figure 5 3. CLAMPING VOLTAGE
FIGURE PEAK AMPERES (A)
FOR V130LA1(P) - V300LA2(P)
500
FIGURE 3. CLAMPING VOLTAGE FOR V130LA1(P) - V300LA2(P) V320LA7(P)
FIGURE-4. 10 -3 10 -2 VOLTAGE
V480LA7(P)
CLAMPING 10 -1 10 0 V130LA2
FOR 10 1 (P) 10-2V300LA4(P)
10 3 10 4
PEAK AMPERES (A)
MAXIMUM CLAMPING VOLTAGE
5,000 MODEL SIZE 7mm
FIGURE 5. CLAMPING VOLTAGE FOR V320LA7(P) - V480LA7(P)
6,000
MAXIMUM CLAMPING VOLTAGE 320MAXIMUM
TO 480VM(AC) RATING
CLAMPING VOLTAGE
L’alimentation du microcontrôleur
Alimentation avec convertisseur AC/DC
Alimentation avec transformateur et régulateur de tension
2 3
√
I Voutmax = (Vef [Link]. × 2) − (2 × VF diode ).
I
I C1 = ∆U ×f
∆U : ondulation admissible(V)
f : fréquence du signal(Hz).
I V out > V cc + VDropoutV oltageU 1 .

P1
F1
Vout Vcc
T1 U1 µA78M05
Fuse 1 F2
220 AC 1 3
IN OUT
D1 MF-MSMD014-2 GND
C1
V1 BD102S 100µF C2 C3
U

2
P2 Trans 100pF 100nf

B72210S0271K101
L’alimentation du microcontrôleur
Alimentation avec convertisseur AC/DC
Alimentation avec transformateur et régulateur de tension
1 Régulateur de tension LDO 2 3

I Réduire autant que possible les pertes par dissipation

thermique.
P = Vdropout × I
H1 H2
+6Vcc +5Vcc +3.3Vcc

HeadSink HeadSink
F1 NFM41PC204F1H3T U1 LF50CDT-TR U2 LF33CDT-TR
FI1 1 3 1 3
VIN VOUT VIN VOUT
MF-MSMD014-2
GND

GND
C1 C4 C2 C3 C5
100µF 100nf 100µF 100µF 100nf
2

2
GND GND GND GND GND GND GND GND
L’alimentation du microcontrôleur
Alimentation avec convertisseur AC/DC
Alimentation avec transformateur et régulateur de tension
Régulateur de tension LDO
Convertisseur DC/DC
1 2 3 4 5

I Avoir un rendement indépendant de la tension Vin

I Précaution sur le filtre LC et C de type 0 lowESR0
+5V

Alim_Vcc FI1 D1 F1 U1 LM2575S-5.0 +5V +

L1
1 4
VIN FB

HSMG-C190
MBRS340T3 MF-MSMD014-2 2
NFM41CC222R2A3L VOUT 330 µH - 0.9A B82477

D3

ON/OFF

GND
GND
C3
+ + C4

SMBJ15CA
D4 C5 C6
470 µF - 25Vdc 470 µF - 25Vdc
MBRS340T3 100 nf 100 nf

3
0
Alim_Gnd

GND GND G

U3

Out1 33
RB0/INT0 RC0/T1OSO/T1CK
Out2 34
RB1/INT1 RC1/T1OSI/CCP
CAN_TXD 35
RB2/INT2 RC2/CCP
CAN_RXD 36
RB3/CCP2 RC3/SCK/SCL
Channel1 37
RB4 RC4/SDI/SD
Channel2 38
RB5 RC5/SD
RB6 39
RB6 RC6/TX/CK
L’alimentation du microcontrôleur
Alimentation avec convertisseur AC/DC
Alimentation avec transformateur et régulateur de tension
Régulateur de tension LDO
Convertisseur DC/DC
Circuit série équivalent d’un condensateur
I Différence de potentiel aux bornes de RESR ->
augmentation du taux d’ondulation.
I EX : si RESR = Rcharge et RL négligable
alors Vc = VRESR + VRcharge et VRcharge = VC /2.

R(ESR)
R(ESR) C L(ESL)
C RCharge v
L(ESL)
 L’alimentation du microcontrôleur
Alimentation du µContrôleur
I
PIC18F66K80 FAMILY
τ = R1 × C1 , circuit de reset.
I C1 à C6 : 0.1µF.
R GETTING FIGURE 2-1: RECOMMENDED
I Régulateur
PIC18FXXKXX de tension 3.3V intégré,
MINIMUM C7 avec 0 lowESR0 .
CONNECTIONS
LLERS
C2(2)
Requirements VDD

6K80 family family of

VDD

VSS
R1 (1) (1)
tention to a minimal R2
fore proceeding with ENVREG
MCLR
VCAP/VDDCORE
C1
e connected: C7(2)
PIC18FXXKXX

VSS VDD
ply Pins”)
C6(2) C3(2)
dless of whether or VSS
VDD
are used
AVDD

AVSS

VDD

VSS

ply Pins”)

ar (MCLR) Pin”)
C5(2) C4(2)
VCAP/VDDCORE pins
L’horloge
 TABLE 3-1: HS, EC, XT, LP AND RC MODES: RANGES AND SETTINGS

L’horloge EC1 (low power)

Mode Frequency Range

DC-160 kHz
FOSC<3:0> Setting
1101
(EC1 & EC1IO) 1100
EC2 (medium power) 1011
160 kHz-16 MHz
(EC2 & EC2IO)
Circuit interne du PIC18F25K80
EC3 (high power)
16 MHz-64 MHz
1010
0101
(EC3 & EC3IO) 0100
HS1 (medium power) 4 MHz-16 MHz 0011
I 3 oscillateurs internes.
HS2 (high power) 16 MHz-25 MHz 0010
XT 100 kHz-4 MHz 0001
I 2 oscillateurs externes, RC, quartz ou signal d’horloge.
LP
RC (External)
31.25 kHz
0-4 MHz
0000
001x
INTIO 100x
I PLL (Phase-locked loop) : fosc × 4 . 32 kHz-16 MHz
(and OSCCON, OSCCON2)

FIGURE 3-1: PIC18F66K80 FAMILY CLOCK DIAGRAM

SOSCO

SOSCI
4x PLL Peripherals

MUX
MUX
OSC2

MUX
CPU
OSC1 PLLEN
FOSC<3:0> and PLLCFG
IDLEN

16 MHz 16 MHz 111

8 MHz 8 MHz Clock Control SCS<1:0>
110
4 MHz 4 MHz
Postscaler

101
HF-INTOSC 2 MHz 2 MHz

MUX
100 FOSC<3:0>
16 MHz to 1 MHz 1 MHz
011
31 kHz 500 kHz 500 kHz
010
250 kHz 250 kHz
001
31 kHz 31 kHz
000
MUX

500 kHz
Postscaler

IRCF<2:0>
MF-INTOSC 250 kHz
MUX

500 kHz to
31 kHz
31 kHz
INTSRC
MFIOSEL

LF-INTOSC 31 kHz
31 kHz
s not enabled, then any attempt • Operating temperature
a secondary clock source when Given the same device, operating voltage and tempera-
L’horloge
a SLEEP instruction will be ture, and component values, there will also be unit to unit
frequency variations. These are due to factors such as:
ommended that the Timerx • Normal manufacturing variation
be operating and stable before
Circuit RC • Difference in lead frame capacitance between
the SLEEP instruction or a very package types (especially for low CEXT values)
y may occur while the Timerx
• Variations within the tolerance of the limits of
starts. I La fréquence est peu précise car la précision du
REXT and CEXT
condensateurInest
Clock Selection and Device the RC ±10%mode,
deOscillator oscillator ±1%.
authemieux frequency,
divided by 4, is available on the OSC2 pin. This signal
may be used for test purposes or to synchronize other
I La stabilité en
re cleared on all forms of Reset, température est médiocre.
logic. Figure 3-2 shows how the R/C combination is
mary oscillator defined by the connected.
Peu utilisé.
I as the primary
ation bits is used
e Resets. This could either be the FIGURE 3-2: RC OSCILLATOR MODE
ck by itself, or one of the other
(HS, EC, XT, LP, External RC VDD
es).
REXT
he internal oscillator block, with- Internal
OSC1
lt clock on Reset, the Fast RC Clock
will be used as the device clock CEXT
start at 8 MHz; the postscaler
PIC18F66K80
onds to the Reset value of the VSS RA6
. OSC2/CLKO - I/O (OSC2)
FOSC/4
primary oscillator is selected,
e enabled on device power-up. It Recommended values: 3 k  REXT  100 k
20 pF CEXT  300 pF
urce until the device has loaded
s from memory. It is at this point
iguration bits are read and the The RCIO Oscillator mode (Figure 3-3) functions like
he operational mode is made. the RC mode, except that the OSC2 pin becomes an
additional general purpose I/O pin. The I/O pin
mary clock source or the internal becomes bit 6 of PORTA (RA6).
bit setting options for the possible
> bits, at any given time. FIGURE 3-3: RCIO OSCILLATOR MODE
z 22 pF 22 pF of oscillator but also increases the start-up
e for design guidance only. time.
L’horloge
ues may be required to produce 2: Since each resonator/crystal has its own
operation. The user should test characteristics, the user should consult
he oscillator over the expected the resonator/crystal manufacturer for
range for the application. Refer appropriate values of external components.
Circuit RC
ation notes for oscillator-specific
3: Rs may be required to avoid overdriving
Oscillateur à quartz externe
crystals with low drive level specification.
ocontroller Oscillator Design 4: Always verify oscillator performance over
the VDD and temperature range that is
cillator BasicsI Fréquence très précise
and Crystal (PPM).
expected for the application.
® and PIC® Devices”

® I
Oscillator Design”Fréquence très stable en température.
FIGURE 3-4: CRYSTAL/CERAMIC
PIC® Oscillator Analysis and
I Plus précise et stable que RESONATOR
(HS
OPERATION
l’oscillateur
OR HSPLL interne.
ur Oscillator Work” CONFIGURATION)
wing Table 3-3 for additional
C1(1) OSC1
To
Internal
XTAL (3) Logic
RF

OSC2 Sleep

C2 (1) RS(2) PIC18F66K80

Note 1: See Table 3-2 and Table 3-3 for initial values of
C1 and C2.
2: A series resistor (RS) may be required for AT
strip cut crystals.
3: RF varies with the oscillator mode chosen.
.5 inch (12 mm) between the circuit
nd the pins. The load capacitors should
L’horloge
to the oscillator itself, on the same side Primary
Oscillator OSC1

C1 ` OSC2
ed copper pour around the oscillator cir-
e it from surrounding circuits. The C2 GND
Circuit RC
per pour should be routed directly to the `
Do not run any signal traces or power T1OSO
Oscillateur à quartz externe
he ground pour. Also, if using a two-sided
ny traces on the other side of the board T1OS I
Timer1 Oscillator
tal is placed. Crystal
`
stions are shown Apporter un soin au design du PCB pour éviter les
I in Figure 2-4. In-line
be handled with a single-sided layout
problèmes de compatibilité électromagnétique (EMC).
y encompasses the oscillator pins. With
ages, it is not always possible to com-
T1 Oscillator: C1 T1 Oscillator: C2

nd the pins and components. A suitable

e the broken guard sections to a mirrored Fine-Pitch (Dual-Sided) Layouts:
n all cases, the guard trace(s) must be
und. Top Layer Copper Pour
(tied to ground)
e application’s routing and I/O assign-
e that adjacent port pins, and other Bottom Layer
e proximity to the oscillator, are benign Copper Pour
gh frequencies, short rise and fall times, (tied to ground)

ar noise).
OSCO
information and design guidance on
uits, please refer to these Microchip
C2
tes, available at the corporate web site
Oscillator
[Link]): GND Crystal
stal Oscillator Basics and Crystal C1
rfPIC™ and PICmicro® Devices”
sic PICmicro® Oscillator Design” OSCI
ctical PICmicro® Oscillator Analysis

king Your Oscillator Work”

sed I/Os DEVICE PINS

ns should be configured as outputs and

c low state. Alternatively, connect a 1 kΩ
 R(ESR)
R(ESR) C L(ESL)
C RCharge v
L’horloge L(ESL)

Circuit RC
Oscillateur à quartz externe
Signal d’horloge externe
I Demande un montage spécifique externe pour générer le
signal d’horloge.
I Permet de cadencer plusieurs microcontrôleurs à la même
fréquence.

Clock from OSC1/CLKI

Ext. System PIC18F66K80
Open FOSC/4 OSC2/CLKO OSC2

Clock from OSC1/CLKI OSC1/CLKI OSC1/CLKI

Ext. System PIC18F66K80 PIC18F66K80 PIC18F66K80
Open FOSC/4 OSC2/CLKO OSC2
Les entrées
Les entrées
Protection des entrées
R(ESR)
C L(ESL) I Réseau de diodes en entrée.
C R v Charge

I Limiter
L le courant dans les diodes en ajoutant une
(ESL)

résistance > 100Ω.

µcontrôleur

Vdd Vdd
· Vinmax si Idiode = 10mA
in P · Diode idéale, Vf = 0.7V
120E I/O
Vin
N Vin = Vdd + Vf + Rin × Idiode
Vss Vss Vin = 5 + 0.7 + 120 × 0.01 = 6.9V
Input
buffer

µcontrôleur
 PP j a

Tstg Storage temperature range

in P
Les entrées
Vin
120E I/O Tj Operating junction temperature range
TL Maximum lead temperature for soldering during 10 s.
N 1. For a surge greater than the maximum values, the diode will fail in short-circuit.

Protection des entrées

Vss Vss
Table 2. Thermal resistances
Symbol Parameter
I Ajouter une diode TVS en entrée.
Input
buffer
R (mono
Junction to leads ou bidirectionelle)
th(j-l)

Rth(j-a) Junction to ambient on printed circuit on recommended pad layout

I Limiter le courant dans la diode en ajoutant une
Figure 1. Electrical characteristics - definitions
résistance Rin . I

Symbol Parameter IPP

µcontrôleur VRM Stand-off voltage
VBR Breakdown voltage
VCL Clamping voltage IR
Vdd Vdd IRM Leakage current @ VRM VCLVBR VRM IRM V
IPP Peak pulse current IRM VRMVBR VCL
αT Voltage temperature coefficient IR
P VF Forward voltage drop
I/O RD Dynamic resistance Bidirectional
IPP
Vin
Rin
in N
SMAJ5

Diode
TVS
Vss Vss
Figure 2. · V
Pulse si forIdiode
definition
inmax electrical= 100mA
characteristics
5.5V
Vss
· Diode idéale, VBR = 5.5V
Input Repetitive pulse current
buffer tr = rise time (µs)
tp = pulse duration time (µs)

Vin = VBR + Rin × Idiode

Vin = 5.5 + 120 × 0.1 = 17.5V
tr tp
Les entrées
Protection des entrées
Résistance de pull-up et de pull-down
I Éviter les perturbations électromagnétiques.
I Stabiliser une entrée à un potentiel - R≈ 10Ω.

Vdd Vdd
µcontrôleur µcontrôleur
Pull-down Pull-up

I/O I/O Vdd Vdd

Input Input
R R
buffer buffer

Vss
I/O (V) I/O (V) R
Vinh
Vinh Vss Vss
Vinl
Vinl
T (s)
 Vdd Vdd
µcontrôleur µcontrôleur
Pull-down Pull-up
Les entrées
I/O I/O Vdd Vdd
Input Input
R R
buffer buffer
Protection des entrées
Vss
Résistance
I/O (V)
de pull-up et de pull-down
I/O (V) R

Entrée
V inh
analogique - Le pont diviseur
V inh Vss Vss

Vinl Vinl
I Mesurer une tension
T (s)
≥ Vdd
I L’impédance du pont doit permettre une mesure correcte de
Vin sans l’influencer.
Vin ×R2
µcontrôleur VAN x = (R 1 +R2 )

Vdd
Vin
Hold τ = (R1 + 1k + RSS ) × Chold
R1
ANx R=1kOhm Rss

R2 Chold THOLD  τ
25pF
Pas toujours possible ! ! !
Vss Vss Vss
Les entrées
R

Protection desVss
entrées Vss
Résistance de pull-up et de pull-down
Entrée analogique - Le pont diviseur
Adaptation d’impédance
I Réduire le temps de charge de CHOLD .
I Si on alimente l’AOP avec VDD : utiliser des AOP RAIL to
RAIL en input et en output.
µcontrôleur
Vin Vout AOP classique
R1
Vdd VSS +1V < Vout < VDD - 1V
ANx
Vout AOP RAIL to RAIL
R2 Vss
VSS +0.01V < Vout < VDD - 0.01V
Vss
 Symbol Parameter
Les entrées PPP Peak pulse power dissipation (1) Tj initial = Ta
Tstg Storage temperature range
Protection des entrées Tj Operating junction temperature range
Résistance de pull-up Tet
L de pull-down
Maximum lead temperature for soldering during 10 s.
1. For a surge greater than the maximum values, the diode will fail in short-circuit.
Entrée analogique - Le pont diviseur
Table 2.
Adaptation d’impédance Thermal resistances
Symbol Parameter
I Si on utilise des Rtensions
th(j-l)
>V
Junction DD et <VSS pour alimenter
to leads
l’AOP, ne pas oublier de protéger l’entrée
Rth(j-a) Junction to ambient on analogique
printed circuit parpad layout
on recommended
une diode TVS unidirectionnelle.
Figure 1. Electrical characteristics - definitions
µcontrôleur I
Diode SMBJ5.0
Vin Symbol Parameter Unidirectional
IF
+Vaop VRM Stand-off voltage
R1 VBR Breakdown voltage
R VCL ANx voltage
Clamping
VCL VBR VRM VF V
IRM Leakage current @ VRM VCL
IPP Peak pulse current IRM
-Vaop
R2 Diode αT Voltage temperature coefficient IR
SMAJ5

TVS VF Forward voltage drop

5.5V RD Dynamic resistance IPP
Vss
Vss

Figure 2. Pulse definition for electrical characteristics

Les sorties
 µcontrôleur
LesVinsorties
+Vaop
R1
R ANx
Protection-Vaop
des sorties
R2 Diode

SMAJ5
TVS
I Le courant des5.5V
pins en sortie est très faible - x mA
Vss
Vss
I PIC18F : 25mA par sortie MAIS attention à la puissance
dissipée totale !
I Rout > 200Ω si VDD = 5V et Iout < 25mA.

µcontrôleur µcontrôleur µcontrôleur

Vdd Vdd

Vdd Vdd R Vdd Vdd Vdd R

P P Open
I/O I/O drain I/O

N N N

Vss Vss Vss Vss R Vss Vss

Vss
 directly controlled from either TTL or CMOS (3V to
• Low Shoot-Through/Cross-Conduction Current in
18V) logic. These devices also feature low shoot-
Output Stage
through current, matched rise and fall time, and short
Les sorties • High Capacitive Load Drive Capability:
- 470 pF in 13 ns (typical)
propagation delays which make them ideal for high
switching frequency applications.
- 1000 pF in 20 ns (typical) MCP1415/16 devices operate from a single 4.5V to
• Short Delay Times: 41 ns (tD1), 48 ns (tD2) (typical) 18V power supply and can easily charge and discharge
• Low Supply Current: 1000 pF gate capacitance in under 20 ns (typical).
Protection des sorties
- With Logic ‘1’ Input - 0.65 mA (typical) They provide low enough impedances in both the on
and off states to ensure that the intended state of the
- With Logic ‘0’ Input - 0.1 mA (typical)
MOSFET will not be affected, even by large transients.
Commande de puissance
• Latch-Up Protected: will withstand 500 mA
Reverse Current These devices are highly latch-up resistant under any
condition within their power and voltage ratings. They
• Logic Input will withstand Negative Swing up to 5V
are not subject to damage when noise spiking (up to
I Utilisation d’un circuit de puissance (power mosfet).
• Space-saving 5L SOT-23 Package 5V, of either polarity) occurs on the ground pin. They
can accept, without damage or logic upset, up to
500 mA of reverse current being forced back into their
I Vérifier la compatibilité en entrée : 3.3V, 5V ? outputs. All terminals are fully protected against
Electrostatic Discharge (ESD) up to 2.0 kV (HBM) and
300V (MM).

SOT-23-5
MCP1415 MCP1416

NC 1 5 OUT NC 1 5 OUT

VDD 2 VDD 2

IN 3 4 GND 3 4 GND
IN

VDD
Inverting
650 µA
300 mV
Output

Non-inverting
Input

Effective 4.7V MCP1415 Inverting

Input C = 25 pF MCP1416 Non-inverting
(Each Input)
GND
Les sorties
Commande de puissance Low-side
I Commutation simple pour des tensions Vpower  Vdd si
Vgs ≥ Vth .
I Attention à la dissipation thermique - pad thermique sur
PCB.

µcontrôleur µcontrôleur

Vdd Vdd Vpower Vdd Vdd

P R P
I/O I/O

IRFS7430
N N
Vgs
Vss Vss Vss Vss Vss
Les sorties
Commande de puissance high-side
I Commutation simple ?

µcontrôleur

Vdd Vdd Vpower

P
I/O
Vgs Vs
N
R

Vss Vss Vss

Les sorties
Commande de puissance high-side
I Commutation simple ? NON.
I Il faut s’assurer que Vgs ≥ Vth : driver + pompe de charge.

µcontrôleur µcontrôleur
C

Vdd Vdd Vpower Vdd Vdd Charge Vpower

Pump

IPS6041
P P
I/O I/O
Vs Driver
Vgs Vgs
N N
R R

Vss Vss Vss Vss Vss Vss

I Ex : Automobile : réduire le nombre de câbles électriques.

I Attention à la dissipation thermique - pad thermique sur
PCB.
Les sorties
Commande de puissance pont H
I Commande de moteur DC, de moteurs pas à pas, moteur
brushless....

C C

Charge Vpower Vpower Charge

Pump Pump

I1 Driver Driver

Motor

I2

Vss Vss
Les sorties
Commande de puissance pont H
I Commande de moteur DC, de moteurs pas à pas, moteur
brushless....

C C

Charge Vpower Vpower Charge

Pump Pump

I1 Driver Driver
I

Motor

I2

Vss Vss
Les sorties
Commande de puissance pont H
I Commande de moteur DC, de moteurs pas à pas, moteur
brushless....

C C

Charge Vpower Vpower Charge

Pump Pump

I1 Driver Driver
I

Motor

I2

Vss Vss
Les sorties
Commande de puissance pont H
I Commande de moteur DC, de moteurs pas à pas, moteur
MTS2916A
brushless....
Typical Application
5V
MTS2916A 10 to 30V

100 nF 100 µF
100 nF
VLOGIC VLOAD

PHASE1
Shift Drivers
I01 Logic OUT1A
Power
I11 Bridge
OUT1B
VREF1 Current
Sense
Logic/µP

Comparator One-shot

Under-V Thermal
Lockout Shutdown

PHASE2
Shift Drivers
I02 OUT2A
Logic
I12
Power
Bridge M
OUT2B
Current
VREF2 Sense One-shot
Comparator

COMPIN1 COMPIN2 RC2 RC1 GND SENSE1 SENSE2

Ct
Rt Rt RS RS
Ct

CC RC

CC RC
Les sorties
Commande de puissance pont H
DRV8303

Commande de moteur DC, de moteurs pas à pas, moteur

SLOS846B – SEPTEMBER 2013 – REVISED NOVEMBER 2015 [Link]

I 7.2 Functional Block Diagram

DRV8303
brushless.... DVDD
DVDD AVDD Trickle Charge
GVDD

GVDD
DVDD
CP1
Charge
DVDD AVDD Trickle
AVDD Pump
LDO LDO Charge CP2 PVDD
AGND Regulator
AVDD
PVDD

PVDD

AGND
GVDD Trickle Charge

PVDD BST_A
AGND

nOCTW GH_A
HS VDS HS
Sense
SH_A
nFAULT
GVDD
LS VDS
Sense
nSCS GL_A
SPI LS
Communication,
SDI Registers, and SL_A
Fault Handling
PVDD
SDO GVDD Trickle Charge

PVDD BST_B
SCLK

GH_B
HS VDS HS
VDD_SPI Sense
SH_B

GVDD
LS VDS
Sense
EN_GATE GL_B
LS

INH_A SL_B
PVDD
INL_A GVDD Trickle Charge

PVDD BST_C
INH_B Gate Driver
Control and GH_C
HS VDS HS
INL_B Timing Logic Sense
SH_C
INH_C
GVDD
LS VDS
Sense
INL_C GL_C
LS

DTC
SL_C
REF

REF REF
SN1
GND
RISENSE

Offset Current Sense

SO1
½ REF Amplifier 1 SP1

DC_CAL
REF
SN2
RISENSE

Offset Current Sense

SO2
½ REF Amplifier 2 SP2

GND GND GND

(PWR_PAD)

PGND

AGND GND PGND

Les sorties
Filtre RC, LC
I Utiliser une sortie en PWM afin d’obtenir une tension
continue programmable (Vout ).
I utiliser un filtre LC : -40 dB par décade (second ordre).
I utiliser un filtre RC : -20 dB par décade (premier ordre).

µcontrôleur
L · Filtre
√ LC
Voutlc
Vdd Vdd
τ = L×C
C

P Vss
I/O R
Voutrc · Filtre RC
N C τ =R×C

Vss Vss Vss

Les sorties
Filtre RC, LC
I Rappel : PWM (Pulse Width Modulation).
τ
I La composante continue Vout = Vi/o × T.

Vi/o (V)
t1 t2 t3 t4
5.0

T(µS)
T 2T 3T 4T
τ1
I EX1 : Vout = Vi/o × T = 0.5 × Vio .
τ2
I EX2 : Vout = Vi/o × T = 0.25 × Vio .
τ3
I EX3 : Vout = Vi/o × T = 0.75 × Vio .
Les sorties
Filtre RC, LC
I Avantage d’un filtre LC par rapport à un filtre RC.
I Fixons -80db avec f = 48kHz.
I Fixons C=330µF.

dB · Filtre LC
4.82 48.2 482 4.82k 48.2k
F (Hz) fc = 2×π×1√LC
-20 dB L=330µH
Filtre
LC
-40 dB
· Filtre RC
-60 dB 1
Filtre fc = 2×π×R×C
RC
-80 dB R=110Ω
Les bus de communication
Les bus de communication
FTDI - USB
I Simplicité de mise en oeuvre.
I Utilisation du port série du microcontrôleur (USART).
I création d’un port série virtuel sur le P.C.
I Utilisation DLL, socket de connexion pour la
programmation C,C++.

µcontrôleur

Rx
RS-232
Virtuel USB FTDI
Tx USART
FT2232H
Les bus de communication
CAN bus
I Bus de communication à usage industriel et automobile
(Bosch et Karlsruher Institut für Technologie).
I Paire torsadée avec résistance de terminaison de 120 Ω.
Signal différentiel avec mode commun.
I Tous les périphériques peuvent émettre des données ou des
requêtes.
I Vitesse de 1Mbits/s (30m) à 10kbits/s (5km).
I Contrôle d’erreur CRC 15 bits.
Les bus de communication
CAN bus
Vbus (V)
0 1 1 0 0 1 1 1 1 : signal récessif
3.75
0 : signal dominant (prioritaire)
2.5
1.25
µcontrôleur 65HVD1050 T(µS) 65HVD1050 µcontrôleur
120E 120E
Tx Tx

CAN Rx Rx CAN

65HVD1050

65HVD1050
Rx

Rx
Tx

Tx
µcontrôleur

µcontrôleur
CAN

CAN
Les bus de communication
I2C
I Bus de communication à usage local, dans un même
appareil.
I Deux lignes (horloge, donnée) tirées à la tension Vdd au
travers de résistances de pull-up.
I Les données s’échangent sur demande du maître.
I Vitesse de 5Mbits/s à 100kbits/s.
Les bus de communication
I2C
Vcc
HIGH
Rup Rup SDA
low
µcontrôleur HIGH
Maître SCL
low
SDA 0 1 0
SDA
I2C SCL
SCL

SDA
SDA

SDA

SCL
SCL

SCL
I2C I2C I2C
Vss Vss
Esclave adr 1 Esclave adr 2 Esclave adr 3
Lexique
Lexique

I CPLD : Complex Programmable Logic Device

I FPGA : Field Programmable Gate Array
I DSP : Digital Signal Processor
I VHDL : VHSIC Hardware Description Language
I VHSIC : Very High Speed Integrated Circuits
I EEprom : Electrically-Erasable Programmable Read-Only
Memory
I JTAG : Joint Test Action Group
I MIPS : Microprocessor without Interlocked Pipeline Stages
I ICD : In-Circuit Debugger
I MOV : Metal Oxide Varistor
I PTC : Positive Temperature Coefficient
I LDO : Low-DropOut
Lexique

I ESR : Equivalent Series Resistance

I PLL : Phase-Locked Loop
I PPM : Partie Par Million
I PCB : Printed Circuit Board
I EMC : ElectroMagnetic Compatibility
I Vcc : Collector supply Voltage
I Vee : Emitter supply Voltage
I Vdd : Drain supply Voltage
I Vss : Source supply Voltage
I PWM : Pulse Width Modulation
I USART : Universal Synchronous/Asynchronous Receiver
Transmitter
I CAN bus : Controller Area Network bus