David Bouchet – Architecture des ordinateurs – Info-Spé 2011/2012
T.D. 7 – Corrigé
Décodage d’adresses
On dispose d’une mémoire vive (RAM) de 8 Mbit, d’une mémoire morte (ROM) de 8 Mbit et de deux pé-
riphériques (P1 et P2) adressables respectivement sur 8 ko et 4 ko. On désire les rendre accessibles à un
microprocesseur via les bus d’adresse (24 bits), de donnée (8 bits) et de commande. Les mémoires et les
périphériques sont compatibles en largeur avec le microprocesseur. La RAM sera située dans les adresses
les plus faibles, viendront ensuite la ROM et les deux périphériques. Dans tout l’exercice, le chip select
de P1 sera le seul à être actif à l’état bas.
1. Donnez la taille du bus d’adresse de chaque mémoire et de chaque périphérique.
Afin de déterminer la taille des bus d’adresse, il faut commencer par déterminer la profondeur des
différents composants. Leur largeur étant l’octet, c’est donc le nombre d’octets de chaque composant
qu’il faut déterminer.
RAM : 8 Mbit = 8/8 Mo = 1 Mo = 220 octets → 20 fils d’adresse
ROM : 8 Mbit = 8/8 Mo = 1 Mo = 220 octets → 20 fils d’adresse
La capacité de P1, comme celle de P2, est exprimée en octet. C’est donc la profondeur qui nous est di-
rectement donnée.
P1 : 8 ko = 213 octets → 13 fils d’adresse
P2 : 4 ko = 212 octets → 12 fils d’adresse
Dans un premier temps, c’est le mode linéaire qui sera utilisé.
2. Quels bits d’adresse vont servir au décodage et à quel composant seront-ils associés ?
Le décodage de type linéaire associe un composant à un bit de sélection du microprocesseur. Les bits
de sélection sont les bits de poids fort. Nous avons ici quatre composants à relier au microprocesseur,
ce seront donc les quatre bits de poids fort du bus d’adresse du microprocesseur (A23 à A20) qui servi-
ront au décodage.
La RAM étant située dans les adresses les plus faibles, il faut lui associer le bit A20. Viennent ensuite
la ROM et les deux périphériques que l’on associe respectivement aux bits A21, A22 et A23.
T.D. 7 – Corrigé 1/5
David Bouchet – Architecture des ordinateurs – Info-Spé 2011/2012
Bit de sélection Composant associé
A23 P2
A22 P1
A21 ROM
A20 RAM
3. En tenant compte du signal AS (Address Strobe) que fournit le microprocesseur et qui indique si la
valeur sur son bus d’adresse est valide, donnez la fonction de décodage : c'est-à-dire les équations du
CS de chaque composant relié au microprocesseur.
Tant que la valeur présente sur le bus d’adresse est invalide (AS = 0), aucun composant ne doit être
activé.
Il ne faut pas oublier que l’entrée CS de P1 est active à l’état bas. Une barre de complémentation doit
être ajoutée de chaque côté de l’équation.
CSRAM = AS.A20
CSROM = AS.A21
CSP1 = AS.A22 (actif à l’état bas)
CSP2 = AS.A23
4. Quel est le principal défaut de ce type de décodage ?
Le principal défaut de ce type de décodage tient au fait que plusieurs composants peuvent être activés
en même temps. Cela peut entraîner un conflit sur le bus de donnée et entraîner des dommages.
5. Proposez une solution simple afin de supprimer ce problème.
Il faut modifier la fonction de décodage. L’entrée CS d’un composant doit être activée si son bit de
sélection est à 1 et si les bits de sélection des autres composants sont à 0. Ainsi, aucun composant ne
pourra être activé en même temps qu’un autre.
CSRAM = AS . A 23 . A22 . A21 . A 20
CSROM = AS. A23 . A22 . A21 . A20
CSP1 = AS . A 23 . A22 . A21 . A 20 (actif à l’état bas)
CSP2 = AS. A23 . A22 . A21 . A20
T.D. 7 – Corrigé 2/5
David Bouchet – Architecture des ordinateurs – Info-Spé 2011/2012
Pour la suite, on désire ajouter un périphérique P3 adressable sur 2 ko (11 fils d'adresse).
6. Est-ce toujours possible en mode linéaire et pourquoi ?
Le décodage de type linéaire associe un composant à un fil d’adresse du microprocesseur. Or ici, nous
avons 5 composants, donc 5 fils du bus d’adresse sont nécessaires pour la sélection. Le plus grand
composant connecté au microprocesseur est la RAM avec 20 fils d’adresse. Sur les 24 fils du bus
d’adresse du microprocesseur, il reste donc 4 fils disponibles pour le décodage, ce qui rend impos-
sible l’utilisation du mode linéaire.
On utilise maintenant le mode zone (toujours avec P3).
On travaillera de préférence avec le moins de zones possible.
7. Quels bits d’adresse vont servir au décodage et à quelles combinaisons seront associés les différents
composants ?
Nous avons 4 bits disponibles (cf. question 6), ce qui permet de diviser l’espace mémoire en 16 zones
avec un composant par zone. Si l'on souhaite relier 5 composants en utilisant le moins de zones pos-
sible, alors 3 bits de sélection suffisent (8 zones). Ce sont les 3 bits de poids fort : A23, A22 et A21.
A23 A22 A21 Composant associé
1 0 0 P3
0 1 1 P2
0 1 0 P1
0 0 1 ROM
0 0 0 RAM
8. Donnez la nouvelle fonction de décodage.
CSRAM = AS . A 23 . A22 . A21
CSROM = AS . A 23 . A22 . A21
CSP1 = AS . A 23 . A22 . A21 (actif à l’état bas)
CSP2 = AS . A 23 . A22 . A21
CSP3 = AS . A 23 . A22 . A21
T.D. 7 – Corrigé 3/5
David Bouchet – Architecture des ordinateurs – Info-Spé 2011/2012
9. Donnez la représentation de l’espace mémoire avec toutes les adresses remarquables.
Il faut déterminer l’adresse la plus basse et l’adresse la plus haute qu’occupent chaque mémoire et
chaque périphérique. Il faut pour cela déterminer les bits de poids fort (sélection) et de poids faible
(adressage du composant) du bus d’adresse du microprocesseur pour chaque composant. S’il existe
des bits inutilisés, qui ne servent ni à l’adressage, ni à la sélection, ils seront positionnés à 0. Par
exemple pour la RAM :
• A23, A22 et A21 sont à 0 pour la sélectionner (cf. tableau de la question 7).
• A20 = 0 car il est inutilisé.
• Pour son adresse basse : on positionne ses 20 bits d’adresse à 0.
• Pour son adresse haute : on positionne ses 20 bits d’adresse à 1.
Ce qui nous donne pour tous les composants :
RAM basse : 0000 0000 0000 0000 0000 00002 = 00000016
RAM haute : 0000 1111 1111 1111 1111 11112 = 0FFFFF16
ROM basse : 0010 0000 0000 0000 0000 00002 = 20000016
ROM haute : 0010 1111 1111 1111 1111 11112 = 2FFFFF16
P1 basse : 0100 0000 0000 0000 0000 00002 = 40000016
P1 haute : 0100 0000 0001 1111 1111 11112 = 401FFF16
P2 basse : 0110 0000 0000 0000 0000 00002 = 60000016
P2 haute : 0110 0000 0000 1111 1111 11112 = 600FFF16
P3 basse : 1000 0000 0000 0000 0000 00002 = 80000016
P3 haute : 1000 0000 0000 0111 1111 11112 = 8007FF16
10. Quelle est la redondance des différents composants ?
Il s’agit du nombre de combinaisons réalisables à l’aide des fils inutilisés.
(fils inutilisés = 24 fils en tout - 3 fils de sélection - fils d’adresse du composant)
RAM : 24 – 3 – 20 = 1 → 21 = 2
ROM : 24 – 3 – 20 = 1 → 21 = 2
P1 : 24 – 3 – 13 = 8 → 28 = 256
P2 : 24 – 3 – 12 = 9 → 29 = 512
P3 : 24 – 3 – 11 = 10 → 210 = 1024
T.D. 7 – Corrigé 4/5
David Bouchet – Architecture des ordinateurs – Info-Spé 2011/2012
11. Donnez deux adresses différentes par composant pour sélectionner leur adresse 1F216.
Pour sélectionner l’adresse 1F216 d’un composant, il doit être sélectionné et son bus d’adresse doit
contenir l'adresse 1F216. Plusieurs combinaisons d'adresses, présentes sur le bus d'adresse du micro-
processeur, permettent d'obtenir ce résultat. Il suffit de modifier les bits inutilisés.
Si l'on positionne le bit inutilisé A20 à 0, puis à 1 pour la même sélection et la même adresse d’un
composant, on obtient le tableau suivant :
A20 = 0 A20 = 1
RAM 0001F216 1001F216
ROM 2001F216 3001F216
P1 4001F216 5001F216
P2 6001F216 7001F216
P3 8001F216 9001F216
12. Donnez le schéma de câblage.
T.D. 7 – Corrigé 5/5