0% ont trouvé ce document utile (0 vote)
6 vues10 pages

Simulation VHDL des portes logiques

Transféré par

monirtaybbay
Copyright
© All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats DOCX, PDF, TXT ou lisez en ligne sur Scribd
0% ont trouvé ce document utile (0 vote)
6 vues10 pages

Simulation VHDL des portes logiques

Transféré par

monirtaybbay
Copyright
© All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats DOCX, PDF, TXT ou lisez en ligne sur Scribd

Université Mohamed BOUDIAF de M’SLA

Faculté de Technologie
Département Electronique

Electronique des systèmes embarques

TP n°2
Electronique Numérique avancée

SIMULATEUR VHDL : ModelSim

Réalisée par:
- BOUHAMLA MOUSTAFA

- CHIKH DJAMEL

- TAYEB BEY NADJIB

- BARKATI BEDR DINE

2019/2020

1
1- Introduction :dans ce TP nous modélisons et simulons les portes logiques ET ,OU,
l’inverseuse (NON) et OU exclusif, on utilisons le ModelSim

2- Compilation et simulation des unités fonctionnelles :

 porte ET :

- la table de vérité de la porte AND est :

Entree1 Entree2 Sortie


0 0 0
0 1 0
1 0 0
1 1 1

- les résultats de la simulation du porte ET sons comme suite :

Remarques :
- pondant les premier10 nsla sortie prise la valeurU (nominalisé).
- les résultatsde la simulation corresponde le table de vérité du porte ET.

 Porte OU :
- la table de vérité de la porte OR est :
Entree1 Entree2 Sortie
0 0 0
0 1 1
1 0 1
1 1 1
- La description de l’entité de porte OU est :

2
- La description L’architecture de l’entité est :

- L’entité de test de la porte OU :

3
-

4
- les résultats de la simulation du porte OU sons comme suite :

Remarques :
- pondant les prmeire 10 ns la sortie prise la valeure U (nominialisé).
- les resultats du simulation corresponde le table de véritie du porte OU .

 Porte NON :

5
- la table de vérité de la porte NON est :

entrée sortie
0 1
1 0

- La description de l’entité de porte NON est :

- La description L’architecture de l’entité est :

- L’entité de test de la porte NON:

6
- les résultats de la simulation du porte NON sons comme suite :

Remarques :

- pondant les prmeire 10 ns la sortie prise la valeure U (nominialis).


- les resultats du simulation corresponde le table de véritie du porte NON .

 Porte OU exclusif:
- la table de vérité du porte OU exclusif est :

7
Entree1 Entree2 Sortie
0 0 0
0 1 1
1 0 1
1 1 0

- La description de l’entité de porte OU exclusif est :

- La description L’architecture de l’entité est :

- L’entité de test de la porte OU exclusif:

8
-

- les résultats de la simulation du porte OU exclusif sons comme suite :

9
Remarques :
- pondant les prmeire 10 ns la sortie prise la valeure U (nominialisé).
- les resultats du simulation corresponde le table de véritie du porte OU exclusif.

10

Vous aimerez peut-être aussi