ANNÉE UNIVERSITAIRE 2023/2024

28/12/2023
API2
SECTION A

COMPTE RENDU DES TPS D’EECTRONIQUE

NUMERIQUE

Réalisé par :
SOUS LA SUPERVISION DU PROFESSEUR :
 Introduction :
Une très grande majorité des appareils électriques et électroniques qui
nous entourent travaillent avec des signaux de type binaire (vrai/faux ou 0/1).
On parle alors d'électronique numérique, ceci par opposition à l'électronique
analogique qui traite des signaux (tension/courant) compris dans une plage
déterminée. Dans la plupart des applications, ces deux types de traitement sont
présents. Par exemple, dans un téléphone portable, le signal produit par le
microphone est une tension (analogique) comprise entre deux bornes définies
(entre autres) par la tension d'alimentation. Cette tension est ensuite convertie en
une valeur binaire (suite de 0 et de 1) qui correspond à sa valeur, avant d'être
traitée et envoyée sur le réseau mobile sous la forme d'une onde
électromagnétique. Par convention, on associe généralement à l’état vrai d’une
variable logique la valeur binaire 1 et la valeur 0 à l’état faux.
L’objectif de de l’électronique numérique est l’étude des circuits
logiques combinatoires, puis séquentiels. Combinatoire signifie que pour une
réalisation donnée, chaque combinaison des entrées détermine une valeur bien
définie de la sortie. Séquentiel signifie au contraire que les valeurs de sortie ne
dépendent pas uniquement des valeurs des entrées mais aussi des états
précédents du système. Ainsi, l’état de sortie dépendra de l’ordre d’arrivée des
entrées.

TP N° 01 :Etude de Fonctions Logiques

Combinatoires Elémentaires

Objectif du tp :
 Déterminer la raideur k ou ce qu’on appelle la constante de
torsion du ressort spiral à spires non jointives.
 Etablir, simplifier et vérifier des fonctions de logique
combinatoire ;
 Exploiter l’universalité des opérateurs NOR et NAND ;
 Se familiariser avec le logiciel de simulation proteus.
Manipulation :
1. Portes à collecteur ouvert :
En utilisant la maquette ci-contre, on a réalisé les schémas demandés et déduire
leurs tables de vérité et la fonction de chaque circuit :
Figure 1 :
Tableau de vérité :

Fonction logique :
D’après la table de vérité :
A B S
0 0 0
0 1 1
1 0 1
1 1 1
On a 𝑠 = ̅
𝐴𝐵 + 𝐴𝐵̅ + 𝐴𝐵 = 𝐴̅𝐵 + 𝐴(𝐵̅ + 𝐵) = (𝐴 ̅𝐴)(𝐴 + 𝐵) = 𝐴 + 𝐵
+
Conclusion :
Donc Le schéma précédent indique la fonction logique OU
Figure 2 :
Tableau de vérité :

A B S
0 0 0
0 1 0
1 0 0
1 1 1

Fonction logique :
D’après la table de vérité : 𝑠 = 𝐴𝐵
Conclusion :
𝑠 =AB donc Le schéma précédent indique la fonction logique ET

Figure 3 :
Tableau de vérité :

A B S
0 0 1
0 1 0
1 0 0
1 1 0

Fonction logique :
D’après la table de vérité : 𝑠 = 𝐴̅𝐵̅ ̅𝐴̅+̅̅̅̅𝐵̅
=
Conclusion :
Le schéma précédent indique la fonction logique NON OU
 Figure 4 :
Tableau de vérité :

A B S
0 0 1
0 1 1
1 0 1
1 1 0

Fonction logique :
D’après la table de vérité :
𝑠 = 𝐴̅𝐵̅ + 𝐴̅𝐵 + 𝐴𝐵̅ = 𝐴̅(𝐵 + 𝐵̅ ) + 𝐴𝐵̅ = 𝐴̅ + 𝐴𝐵̅ = (𝐴̅ + 𝐴)( 𝐴̅ + 𝐵̅ )
Alors 𝑠 = 𝐴̅ + 𝐵̅ = ̅𝐴̅̅̅𝐵̅
Conclusion :
Donc Le schéma précédent indique la fonction logique NAND
2. Portes logiques élémentaires :
Les portes logiques simples sont : Porte NON (NOT), porte ET (AND) et porte OU
(OR).
Donnons la table de vérité :
Porte NON porte ET porte OU

A S A B S A B S
0 0 0 0 0 1
0 1
0 1 0 0 1 0
1 0 1 0 0 1 0 0
1 1 1 1 1 0
3. Vérification du théorème de De Morgan
On donne les tables de vérité de chaque figure et les fonctions réalisées :

Figure 1 :

fonction F1 :

̅ ̅ . 𝐴𝐵
𝐹1 = 𝐴𝐵
D’après Morgan : 𝐹1 = 𝐴̅̅𝐵̅ + 𝐴̅̅̅𝐵̅̅

D’où 𝐹1 = 𝐴̅ + 𝐵 + 𝐴̅ + 𝐵 = ̅𝐴̅+̅𝐵̅ + ̅𝐴̅ +̅̅̅̅𝐵̅

Donc 𝐹1 = ̅
𝐴𝐵 + 𝐴𝐵̅
𝐴𝑙𝑜𝑟𝑠 𝐹1 = 𝐴 ⊕ 𝐵 C’est la fonction logique XOR.
Tableau de vérité :
A B F1
0 0 0
0 1 1
1 0 1
1 1 0

Figure 2
La fonction F2 :

𝐹2 = (𝐴̅ ̅̅̅̅ + 𝐵). (𝐴

̅ + ̅ 𝐵)
D’après Morgan on a ̅̅ ̅̅̅ ̅̅̅
𝐹2 = (𝐴 + 𝐵) + (𝐴 + 𝐵)

𝐹2 = ̅𝐴̅̅̅. ̅𝐵̅ + 𝐴̅. ̅𝐵̅ 𝐴𝑙𝑜𝑟𝑠 𝐹2 = 𝐴̅ + 𝐵 + 𝐴 + 𝐵̅

C-à-d 𝐹2 = 1
Tableau de vérité :
A B F2
0 0 1
0 1 1
1 0 1
1 1 1

Figure 3 :

La fonction F3 :
̅̅̅̅ ̅̅̅̅̅̅̅̅ ̅̅̅̅̅̅̅̅
𝐹3 = (𝐴. 𝐵). (𝐴. 𝐵) = ( 𝐴 + 𝐵) . (𝐴 + 𝐵)

D’où 𝐹3 = ̅𝐴. 𝐵. 𝐴. 𝐵̅
𝐷𝑜𝑛𝑐 𝐹3 = 0
Tableau de vérité :
A B F3
0 0 0
0 1 0
1 0 0
1 1 0
4. Circuit logique simple :

Tableau de vérité : LA FONCTION :

E1 E2 S LED=E1 E2 + E1.E2
0 0 1
= E1 ⊕ E2
0 1 0
1 0 0 La fonction : XNOR
1 1 1

5. Portes logique complètes :

Les portes NON-ET (NAND) et NON-OU (NOR) sont qualifiées d’opérateurs
complets, car toute fonction logique peut être réalisée à partir d’une
combinaison d’un seul type de ces portes.
NAND NOR
A B F3 A B F3
0 0 1 0 0 1
0 1 1 0 1 0
1 0 1 1 0 0
1 1 0 1 1 0
6. Utilisation des portes NOR et NAND :
Le tableau suivant donne l’équivalence de portes logiques à partir de portes
NOR et NAND.

En utilisant uniquement des portes NAND puis des portes NOR, élaborer le
logigramme relatif à l’expression suivante 𝑆 = ̅𝐴𝐵 + 𝐴𝐵̅ :
A l’aide des portes NAND :
𝑆 = ̅
𝐴𝐵 + 𝐴𝐵̅
̅̅ ̅̅̅̅̅̅̅
𝑆 = 𝐴𝐵 + 𝐴𝐵 = 𝐴. 𝐵 . 𝐴. 𝐵
Logigramme :

A l’aide des portes NOR :

̅ ̅ ̅̅
̅̅ ̅ ̅̅̅̅
𝑆 = 𝐴𝐵 + 𝐴𝐵 = 𝐴. 𝐵 ̅ + 𝐴. 𝐵 = 𝐴 + 𝐵
+ 𝐴+ 𝐵
Logigramme :

7. Utilisation de portes logiques :

La figure 9 :
a) Analyse le montage ci-dessous en exprimant les sorties en fonction
des entrées :

Les fonctions obtenues théoriquement :

𝐿0 = (̅𝐴̅.̅𝐵̅)̅.̅𝐶̅ = 𝐴 + 𝐵 + 𝐶̅
𝐿1 = (̅𝐴̅.̅𝐵̅)̅.̅𝐶̅ = 𝐴̅ + 𝐵 + 𝐶̅
𝐿2 = (̅𝐴̅.̅𝐵̅)̅.̅𝐶̅ = 𝐴 + 𝐵̅ + 𝐶̅
𝐿3 = (̅𝐴̅.̅𝐵̅)̅.̅𝐶̅ = 𝐴̅ + 𝐵̅ + 𝐶̅
b) Les tables de vérité de chaque logigramme et donner les fonctions
réalisées :

Table de vérité de L0 : le tableau de Karnaugh :

A B C L0
0 0 0 1
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1

D’après le tableau de Karnaugh, on obtient donc : 𝐿0 = 𝐴 + 𝐵 + 𝐶̅

Table de vérité de L1 : le tableau de Karnaugh :

A B C L1
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 1

D’après le tableau de Karnaugh, on obtient donc : 𝐿1 = 𝐴̅ + 𝐵 + 𝐶̅

Table de vérité de L2 : le tableau de Karnaugh :
A B C L2
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1

D’après le tableau de Karnaugh, on obtient donc : 𝐿2 = 𝐴 + 𝐵̅ + 𝐶̅

Table de vérité de L3 : le tableau de Karnaugh :

A B C L3
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
D’après le tableau de Karnaugh, on obtient donc : 𝐿3 = 𝐴̅ + 𝐵̅ + 𝐶̅
Conclusion :
On remarque que les résultats obtenus dans la partie expérimentale
réalise sur Proteus est identique avec ceux obtenus dans l’étude
théorique.
La figure 10 :
a) Analyse le montage ci-dessous en exprimant les sorties en fonction
des entrées :

Les fonctions obtenues théoriquement :

L1 = A ⊕ B
L2 = B ⊕ C
L3 = C ⊕ D
L4 =D
b) Les tables de vérité de chaque logigramme et donner les fonctions
réalisées :
Table de vérité de L1 : Fonction logique L1 :
L1 = ̅
A B L1 AB + AB̅
0 0 0
0 1 1 L1 = A ⊕ B
1 0 1
1 1 0
Table de vérité de L2 : Fonction logique L2 :
L2 = ̅
B C L2 BC + BC̅
0 0 0
0 1 1 L2 = B ⊕ C
1 0 1
1 1 0

Table de vérité de L3 : Fonction logique L3 :

L3 = ̅
C D L3 CD + CD̅
0 0 0
0 1 1 L3 = C ⊕ D
1 0 1
1 1 0

Table de vérité de L4 : Fonction logique L4 :

D L4 L4 =D
0 0
1 1

Conclusion :
On remarque que les résultats obtenus dans la partie expérimentale
réalise sur Proteus est identique avec ceux obtenus dans l’étude
théorique.
8. Applications : Commande des feux d'une automobile :
Une automobile comprend 4 paires de phares qui sont :
· V : veilleuses.
· C : feux de croisement
· R : feux de route
· A : phares antibrouillards.
Ces phares sont commandés par une série de 4 interrupteurs : a, b, c, d.
Les interrupteurs a, b, c, d provoquant respectivement l’allumage des
Veilleuses, des feux de croisement, des feux de Route et des phares
Antibrouillard. On s'impose le fonctionnement suivant :
 Tout interrupteur allume nécessairement les veilleuses,
 On ne peut allumer en plus des veilleuses qu'une seule paire de
phares,
 Les antibrouillards sont prioritaires sur les feux de route,
 Les feux de croisement sont prioritaires sur les feux de route et les
antibrouillards.

La table de vérité :

a b c d V C R A
0 0 0 0 0 0 0 0
0 0 0 1 1 0 0 1
0 0 1 0 1 0 1 0
0 0 1 1 1 0 0 1
0 1 0 0 1 1 0 0
0 1 0 1 1 1 0 0
0 1 1 0 1 1 0 0
0 1 1 1 1 1 0 0
1 0 0 0 1 0 0 0
1 0 0 1 1 0 0 1
1 0 1 0 1 0 1 0
1 0 1 1 1 0 0 1
1 1 0 0 1 1 0 0
1 1 0 1 1 1 0 0
1 1 1 0 1 1 0 0
1 1 1 1 1 1 0 0
Table de Karnaugh :
La fonction V :
cd 00 01 11 10
ab
00 0 1 1 1
01 1 1 1 1
11 1 1 1 1
10 1 1 1 1

D’après le tableau de Karnaugh, on obtient : 𝑉 = 𝑎 + 𝑏 + 𝑐 + 𝑑

La fonction C : cd 00 01 11 10
ab
00 0 0 0 0
01 1 1 1 1
11 1 1 1 1
10 0 0 0 0

D’après le tableau de Karnaugh, on obtient : 𝐶 =

La fonction R :
cd 00 01 11 10
ab
00 0 0 0 1
01 0 0 0 0
11 0 0 0 0
10 0 0 0 1
𝑅=

D’après le tableau de Karnaugh, on obtient :

La fonction A : cd 00 01 11 10
ab
00 0 1 1 0
01 0 0 0 0
11 0 0 0 0
10 0 1 1 0
𝐴=

D’après le tableau de Karnaugh, on obtient :

Implémenter les fonctions V, C, R, A sous le logiciel Proteus :

On est réalisé le logigramme de chaque fonction sur Proteus, et
vérifions le bon fonctionnement de l'automate.
 TP N° 02 : Etude de Fonctions Logiques
Combinatoires Complexes Décodeur,
Multiplexeur, Démultiplexeur

Introduction :
Un circuit logique combinatoire est un circuit dont les sorties
dépendent uniquement de la combinaison des états des entrées à
l’instant de l’observation.
On distingue plusieurs types d’opérateurs combinatoires :
- Opérateurs de transcodage.
- Opérateurs d’aiguillage.
- Opérateurs arithmétiques.
- Opérateurs de comparaison.

L'objectif de ce TP :
-Etudier les principaux circuits logiques combinatoires utilisés dans
les systèmes numériques (tels que : les multiplexeurs, les
démultiplexeurs, les codeurs, les transcodeurs, …).

-Réaliser des fonctions logiques en utilisant les circuits combinatoires.

I. Multiplexeur
1.1. Définition :
C'est un circuit à 2n entrées
d'information, n entrées d'adresse et 1
sortie. On obtient en s ortie l'information
de la ligne de rang i si on applique
l'adresse binaire i sur les entrées
d'adresse.

1.2Multiplexeur 4 vers 1 :

C'est un circuit qui permet de sélectionner une information parmi

quatre. Il a donc deux bits d'adresse A, B et une sortie S.
1.3. L’étude théorique :

Tabledevérité:
EN A B S
H X X 0
L 0 0 E0
L 0 1 E1
L 1 0 E2
L 1 1 E3

𝑺 = 𝑬𝑵. 𝑨. 𝑩 + 𝑬𝑵. 𝑨. 𝑩 + 𝑬𝑵. 𝑨. 𝑩 + 𝑬𝑵. 𝑨. 𝑩

leschéma:
 1.4. Manipulation:

Après la réalisation du circuit on déduit le tableau de vérité suivant :

Str A B S
H X X 0
L 0 0 E0
L 0 1 E1
L 1 0 E2
L 1 1 E3

𝑺 = 𝒔𝒕𝒓. 𝑨. 𝑩 + 𝒔𝒕𝒓. 𝑨. 𝑩 + 𝒔𝒕𝒓. 𝑨. 𝑩 + 𝒔𝒕𝒓. 𝑨. 𝑩

II. Demultiplexeur :
 2.1. Définition :
Un démultiplexeur réalise l’opération inverse
de celle du multiplexeur. Il s’agit d’un circuit
possédant : n entrées de commande (ou
d’adresse) : A0…An-1 ,2n sorties :S0…S2n-1 ;
Une entrée de donnée D, Un démultiplexeur
recopie l’entrée D sur la sortie correspondante
à la valeur présente sur les entrées d’adresse.
Une sortie non sélectionnée est à 0.

2.2. L’étude théorique:

Tabledevérité:
EN A B C S0 S1 S2 S3 S4 S5 S6 S7
1 0 0 0 D 0 0 0 0 0 0 0
1 0 0 1 0 D 0 0 0 0 0 0
1 0 1 0 0 0 D 0 0 0 0 0
1 0 1 1 0 0 0 D 0 0 0 0
1 1 0 0 0 0 0 0 D 0 0 0
1 1 0 1 0 0 0 0 0 D 0 0
1 1 1 0 0 0 0 0 0 0 D 0
1 1 1 1 0 0 0 0 0 0 0 D
0 X X X 0 0 0 0 0 0 0 0

𝐄𝟎 = 𝐀̅ 𝐁̅ 𝐂̅ 𝐄𝟒 = 𝐀𝐁̅ 𝐂̅
𝐄𝟏 = 𝐀̅ 𝐁̅ 𝐂 𝐄𝟓 = 𝐀𝐁̅ 𝐂
𝐄𝟐 = 𝐀̅ 𝐁𝐂̅ 𝐄𝟔 = 𝐀𝐁𝐂̅
𝐄𝟑 = 𝐀̅ 𝐁𝐂 𝐄𝟕 = 𝐀𝐁𝐂
 leschéma:

2.3. Manipulation
 Après la réalisation du circuit on déduit le tableau de
vérité suivant :
G A B E0 E1 E2 E3

0 0 0 G 1 1 1

0 0 1 1 G 1 1

0 1 0 1 1 G 1

0 1 1 1 1 1 G

𝐸0 = 𝑨. 𝑩. 𝑮 𝐸2 = 𝑨. 𝑩. 𝑮
𝐸1 = 𝑨. 𝑩. 𝑮 𝐸3 = 𝑨. 𝑩. 𝑮
-On a donc un Demux inverseure k

III. comparateure :
3.1. Définition :

Pour comparer deux nombres binaires de n bits,

il faut effectuer une comparaison bit par bit, en
commençant par les bits de poids le plus fort, s’ils
sont égaux on passe aux bits de poids
immédiatement inférieur et ainsi de suite...etc. 
 -Etudier le fonctionnement d’un comparateur de 4 bits: 3 Cas possibles
:  A est supérieure à B (S)
 A inferieur à B (I)
 A est B sont égaux (E)

3.2. L’étude théorique:

leschéma:
 3.3. Manipulation :

Tabledevérité:
Onprend4casa partir dela manipulation:
A0 A1 A2 A3 B0 B1 B2 B3 S I E

0 0 1 1 0 0 1 1 0 0 1

1 0 1 0 0 1 1 1 1 0 0

0 1 0 0 1 0 0 1 0 1 0

1 0 1 1 0 0 1 0 1 0 0

Les valeurs théoriques et expérimentales sont

identiques.
[Link] &soustracteur:
4.1. Définition :
L’additionneur est un circuit logique permettant de calculer la somme
des nombres binaires.
On a deux types d’additionneur : Demi-additionneur et additionneur
complet, dans notre TP
On va étudier le fonctionnement d’un additionneur complet.

4.2. L’étude théorique:

 DEMI-ADDITIONNEUR:
Le demi-additionneur est un circuit combinatoire qui permet de
réaliser la somme arithmétique de deux entiers valant 0 ou 1.
En sortie, on obtient le bit S de l'unité de la somme et le bit C de
la retenue (carry en anglais).

Tabledevérité:
A B S C

0 0 0 0
0 1 1 0

1 0 1 0

1 1 0 1
 leschéma:

 DEMI-SOUSTRACTEUR:
Un demi soustracteur binaire est un soustracteur binaire qui soustrait
un bit de données et produit le résultat. Il a deux côtés d'entrée par
lesquels nous fournissons les valeurs logiques numériques, et il a deux
sorties par lesquelles nous recevons l'impact de l'opération. Le résultat
peut être affiché sur un seul chiffre. Le travail montre le nombre dans la
soustraction qui a la même signification que les chiffres individuels
soustraits. L'autre sortie montre le bit d'emprunt.

Tabledevérité:
A B D C
0 0 0 0
0 1 1 1
1 0 1 0
1 1 0 0

D= 𝐵⨁𝐴 -C= A.B

 leschéma:

 ADDITIONNEUR COMPLET A 4 BITS:

Un additionneur complet comporte 3 entrées :
les deux bits à additionner A et B, et la retenue
Issue de l’addition des 2 bits de rang inférieur Ci
et il a 2 sorties :S et la retenue sortante Ci+1

leschéma:
Manipulation :

Tabledevérité:

Onprend4casa partir dela manipulation:

A0 A1 A2 A3 B0 B1 B2 B3 S0 S1 S2 S3 C4
0 0 0 1 0 0 0 1 0 0 1 0 0
1 0 1 0 0 1 1 1 0 0 0 1 1
1 1 1 0 1 0 0 0 0 1 1 0 1
0 1 0 1 0 0 0 1 1 0 0 0 0
  SOUSTRACTEURE- COMPLET A 4 BITS:
La soustraction se ré sume à une
opé ration d’addition, si on exprime les
nombres né gatifs selon la notation en
complé ment à 2. Pour effectuer cette
soustraction en utilisant l’additionneur
7483, il faut tout d’abord effectuer le
complé ment à 2 de b0b1b2b3 , pour cela
on prend le complé ment à 1 à l’aide des
inverseurs et on ajoute ensuite 1 au bit de
poids le plus faible à C0.

leschéma:
 Manipulation :

Tabledevérité:
Onprend4casa partir dela manipulation:
A0 A1 A2 A3 B0 B1 B2 B3 S0 S1 S2 S3 C0

0 0 1 1 0 0 0 1 0 0 1 0 0

1 0 1 0 0 1 1 1 0 0 1 1 1

1 1 0 0 1 0 0 0 0 1 0 0 0

0 1 0 1 0 0 1 0 0 0 1 1 0
 Conclusion
En guise de conclusion, grâce à ces deux TPS, on a pu
réaliser différents schémas à base des circuits logiques ce
qui nous a aider à bien comprendre le principe des potes
logiques et leurs différentes utilisations, On a aussi acquis
des astuces pour nous aider à analyser des problèmes et de
les résoudre.
Enfin, nous remercions notre cher professeur Mr. A.
ESSAADOUI, qui est grâce à ses éclaircissements et
explications, nous avons pu surmonter les difficultés
rencontrées et approfondir nos connaissances en touchant
les objectifs de ce TP.