0% ont trouvé ce document utile (0 vote)
38 vues5 pages

Développement d'applications VHDL avec MAXPLUS

Transféré par

zak
Copyright
© Attribution Non-Commercial (BY-NC)
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats DOC, PDF, TXT ou lisez en ligne sur Scribd
0% ont trouvé ce document utile (0 vote)
38 vues5 pages

Développement d'applications VHDL avec MAXPLUS

Transféré par

zak
Copyright
© Attribution Non-Commercial (BY-NC)
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats DOC, PDF, TXT ou lisez en ligne sur Scribd

Ralis par : RIFAOUI SOUFIANE

MAJT AHMED

Encadrs par :

Mr. KACIM But du TP : Dans ce TP nous allons essayer dappendre comment dvelopper des applications de logique combinatoire ou squentielle, laide du LOGICIEL MAXPLUS.

AFFICHEUR 7 SEGEMENTS :

Premierement on cre un fichier texte, o on crit le programme suivant, ce fichier doit tre sauvegard avec lextension .vhd . library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; entity affich IS PORT ( n : in integer range 0 to 15; segments : out bit_vector(6 downto 0) ); end affich; architecture tp of affich is begin process(n) begin case n is when 0 => segments <= "1111110"; when 1 => segments <= "0110000"; when 2 => segments <= "1101101"; when 3 => segments <= "1111001"; when 4 => segments <= "0110011"; when 5 => segments <= "1011011"; when 6 => segments <= "1011111"; when 7 => segments <= "1110000"; when 8 => segments <= "1111111"; when 9 => segments <= "1111011";
2

when 10 => segments <= "1110111"; when 11 => segments <= "0011111"; when 12 => segments <= "1001110"; when 13 => segments <= "0111101"; when 14 => segments <= "1001111"; when 15 => segments <= "1000111"; end case; end process; end tp; Aprs correction des fautes et compilation de notre programme, (pour compiler, il suffit de cliquer sur Maxplus ensuite sur Compiler, puis sur START). Le logiciel nous propose un EPLD, qui est le EPM7032LC44-6, qui a le brochage suivant :

Le lancement de lditeur WAVEFORM (il fautdabord entrer les nuds du dcodeur), nous donne la simulation suivante :

La simulation prouve que notre programme tourne bien.

COMPARATEUR 4 BITS :

On veut raliser un circuit comparateur, qui compare deux nombres binaires cods sur quatre bits. Sous MAXPLUS on crit la description VHDL de ce circuit : Library IEEE ; USE ieee.std_logic_1164.all ; USE ieee.std_logic_arith.all ; Entity compar4bit is Port ( a,b : in std_logic_vector ( 0 to 3 ) ; S : out std_logic_vector ( 0 to 2)) ; End compar4bit ; Architecture comp of compar4bit is Begin S(0)<=1 when a=b else 0 ; S(1)<=1 when a<b else 0 ; S(2)<=1 when a>b else 0 ; End comp ;

Aprs compilation on lance la simulation, avec pour valeur de dpart pour a=1011 et pour b=1111, on obtient alors :

Vous aimerez peut-être aussi