2019/2020 LAII Série d’exercices N°3 Registres à décalages Page 1 /2

EXERCICE N°1 : H
On donne le registre à décalage de la figure ci-dessous constitué de
bascules « D ». t

1) On suppose qu’initialement les bascules sont à zéro. Que se passe-t-il Q0

lorsqu’on applique des impulsions d’horloge sur l’entrée Clk ?

t
2) On initialise Q0 à « 1 ». Quel est l’état du registre après deux Q1
impulsions ?
t
Q2
U1:A U1:B U2:A
6

6
D2 5 Q2 D1 9 Q1 D0 Q0
1 13 5 1
t
S

S
D Q D Q D Q
3 11 3
CLK 0 CLK CLK CLK

Q
2
Q
12
Q
2 0
R

R
10
4

4
4013 4013 4013

0 EXERCICE N°3 :
RAZ
En se référant au dossier technique du
EXERCICE N°2 : circuit intégré 74164 et en supposant que le
contenu du registre est 00000000.
On donne le circuit de la figure ci-dessous, représentant trois bascules Déterminer la suite des états
interconnectées entres-elles. correspondant à la séquence des
1) On suppose qu'initialement Q2 = Q1= Q0 = 0. Représentez les impulsions d’horloge
chronogrammes de Q2,Q1 et Q0 74164
Impulsion
QA QB QC QE QF QG QH
2) Quels sont les équivalents décimaux des nombres binaires (Q2 Q1 Q0) d’horloge
H
(8) SRG8
C1/ →
obtenus? 0 0 0 0 0 0 0 0 0 (9)
R
1

2 A (1)
(3)
3 B (2) & 1D QA

U1:A U1:B U2:A (4)

4 QB
6

D2 5 1 Q2 D1 9 13 Q1 D0 5 1 Q0 5 +Vcc
(5)
QC
S

D Q D Q D Q
(6)
QD
CLK 0 3
CLK
11
CLK
3
CLK 6
(10)
2 12 2 QE
Q Q Q
R

7 (11) QF
10
4

4013 4013 4013 8 (12)

QG
0 (13)
QH
RAZ
 2019/2020 LAII Série d’exercices N°7 Registres à décalages Page 2 /2

Dossier technique
Le C.I 74164 : registre à décalage (série parallèle).

Il est utilisé pour traiter des informations dans un format d’un octet (8 bits)

Registre à décalage 74164

Registre à décalage à 8 bits Commande de décalage active sur
(8) SRG8 front montant d’horloge
C1/ →
Entrée de remise à 0 (9)
R
active à l’état bas
Sorties parallèles
(1)
A (3)
Entrées séries QA
B
(2) & 1D
(4)
QB
(5)
QC
(6)
L’entrée séries est le résultat d’un ET QD
(10)
QE
(11)
QF
(12)
QG
(13)
QH

La dernière sortie parallèle

est aussi la sortie série

Table de vérité