FICHE DE PREPARATION DE LECON
MATIERE : ELECTRONIQUE NUMERIQUE
CLASSE : PF3 EFFECTIF : 21
NOM DE L’ENSEIGNANT : OUINOU NGASSALA ROMAIN
ETABLISSEMENT : LYCEE TECHNIQUE DOUALA KOUMASSI
THEME : LOGIQUE COMBINATOIRE
TITRE DE LA LECON : DECODEUR ET CODEUR
DUREE DE LA LECON : 3h
PLACE DE LA LECON DANS LA PROGRESSION DU COURS :
Les circuits arithmétiques combinatoires
CONNAISSANCES PREALABLES : métriser la notion de base sur
les conversion binaire, décimale et hexadécimale
VOCABULAIRE NOUVEAU : afficheur 7 segment,
OBJECTIF DE LA LECON : Le cours vise à rendre l’élève capable de :
- Identifier les différents systèmes de numération et effectuer les conversions entre eux.
- Décrire le fonctionnement des portes logiques.
- Maitrisé le codage et le décodage des informations
MATERIEL DIDACTIQUE : notes de cours, Bic, tableau, Règle, équerre.
Références : R. MERAT, R. MOREAU, L. ALLAY, J.P DUBOS, J. LABRGUE, R.
LEGOFF, électronique numérique. Edition Nathan, 9, rue Méchain-75014Paris-
1997ISBN :2-09-177990-5
SIGNATURE
PLAN DE LA LECONS
Leçon : DECODEURS, CODEURS ........................................................ 3
I. Décodeur ............................................................................................................................. 3
I.1. Décodeurs 1 parmi ........................................................................................................... 3
I.2. Etude d’un décodeur DCB (1 parmi 10) : Exemple du 7442 ............................................... 7
II.2. Codeur octal ........................................................................................................................ 9
II.3. Codeur de priorité ............................................................................................................... 9
2
Leçon : DECODEURS, CODEURS
I. Décodeur
Un décodeur est un circuit logique qui établit la correspondance entre un code d’entrée
sur n bits et M lignes de sortie. Avec .
Il existe plusieurs types de décodeur parmi lesquels : les décodeur classiques (1 parmi ) ; les
décodeurs DCB ; les décodeurs DCB 7 Segments.
Remarque : La plupart des décodeurs sont dotés d’une ou plusieurs entrées de validation qui
commandent leur fonctionnement
I.1. Décodeurs 1 parmi
Pour chaque combinaison d’entrée, une seule ligne de sortie est validée ; c’est-à dire
une seule sortie parmi M= disponible est activée à la fois en fonction de la valeur binaire en
entrée.
Exemple : Décodeur 1parmi 2 ; 1 parmi 4 ; 1 parmi 8 ; 1parmi 16 ; …
I.1.1. Structure générale
An-1 le MSBEntrée de validation
3
I.1.2. Etude du décodeurs à deux entrées (Décodeur 1 parmi 4)
a) Symboles b) Table de vérité
S0
A1 A0 S3 S2 S1 S0
A0
S1
Décodeur 0 0 0 0 0 1
1 parmi 4
0 1 S2 0 0 1 0
A1
1 0 S3 0 1 0 0
1 1 1 0 0 0
c) Equation
; ; ;
d) Logigramme
S2 S1 S0 S3
I.1.3. Décodeur 1 parmi 8 avec une entrée de validation
4
a) Symboles b) Table de vérité
A2 A1 A0 S7 S6 S5 S4 S3 S2 S1 S0
S0
A0 S1 0 0 0 0 0 0 0 0 0 0 1
S2 0 0 1 0 0 0 0 0 0 1 0
S3 0 1 0 0 0 0 0 0 1 0 0
A1 Décodeur
1 parmi8 S4 0 1 1 0 0 0 0 1 0 0 0
S5 1 0 0 0 0 0 1 0 0 0 0
A2 S6 1 0 1 0 0 1 0 0 0 0 0
S7 1 1 0 0 1 0 0 0 0 0 0
1 1 1 1 0 0 0 0 0 0 0
c) Equations de sortie
d) Logigramme
5
Notes : Certains décodeurs sont dotés d’une ou plusieurs entrées de validations qui peuvent
être actives soit au niveau haut ou soit au niveau bas et qui permet de commander son
fonctionnement.
Lorsque cette (ces) entrée (s) est (son) au niveau (x) sont active, le décodeur fonctionne
normalement et l’état des sorties est fonction de la combinaison des entrées.
Lorsqu’elle (s) n’est (ne sont) pas active, toutes les sorties sont désactivées.
Supposons le circuit 74LS138 suivant :
a) Symboles b) Table de fonctionnement
E3 E2 E1 Sorties Observation
Réactions aux
codes d’adresses Fonctionnement
0 0 1 d’entrée normal
1 X X
x 1 X
Toutes les sorties
sont à l’état haut Blocage
x X 0
6
Mise en cascade des décodeurs
On utilise beaucoup plus de l’entrée de validation dans ce cas.
Exemple : Réaliser un décodeur à 3 entrées en utilisant 2 décodeurs à 2 entrées.
Structure Table de vérité
Entrées Sorties DECO 2 Sorties DECO 1
e2 e1 e0 S7 S6 S5 S4 S3 S2 S1 S0
0 0 0 0 0 0 1
0
0 0 1 0 0 1 0
0 1 0 0 1 0 0
0 1 1 1 0 0 0
1 0 0 0 0 0 1
0
1 0 1 0 0 1 0
1 1 0 0 1 0 0
1 1 1 1 0 0 0
TAF : 1) Réaliser un décodeur à 16 sorties à l’aide des décodeurs à 4 sorties. 2)
Réaliser un décodeur à 16 sorties à l’aide des décodeurs à 8 sorties.
7
I.2. Etude d’un décodeur DCB (1 parmi 10) : Exemple du 7442
Ce décodeur n’a pas d’entrée de validation ou de validité. Une des sorties de ce circuit
passe à « 0 » au moment où une adresse correspondante au nombre DCB est appliqué en
entrée.
Table de vérité
D C B A Sortie active
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 Blocage
Tâche : A quel état logique seront les sorties logiques lorsque les nombres suivants sont
appliqués à l’entrée :
a) DCBA = 0010 ; b) DCBA = 1100
Réponse :
8
Pour DCBA = 0010 = 2, et les autres sorties sont à « 1 »; le décodeur fonctionne
normalement Pour DCBA = 1100 = 12 ; donc le
décodeur est bloqué
I.3. Applications des décodeurs
Adressage d’une mémoire
Génération de fonction
II. Décodeurs (ou encodeurs)
II.1. Présentation générale
Le codeur est un circuit logique qui permet de réaliser l’opération inverse du
décodeur ; Il possède entrées et n sorties qui code en binaire le rang de la seule
entrée active.
A0 S0
A1 S1
M entrées A2 CODEUR n sorties
AM-1 V Sn-1
Entrée de validation
II. Codeur (encodeur)
C'est un dispositif qui effectue l'opération inverse du décodeur : Une seule entrée
parmi M est activée à la fois, ce qui correspond à un nombre binaire en sortie. On
l'appelle aussi encodeur.
9
II.2. Codeur octal
C’est un circuit qui à huit voies d’entrée et produit en sortie un nombre binaire représenté sur
trois (3) bits
a) Structure b) Table de vérité A7 A6 A5 A4 A3 A2 A1 A0 S2 S1 S0
0 0 0 0 0 0 0 1 0 0 0
A0 0 0 0 0 0 0 1 0 0 0 1
A1 S0
A2 0 0 0 0 0 1 0 0 0 1 0
A3 CODEUR
A4 octal
S1 0 0 0 0 1 0 0 0 0 1 1
A5
A6 0 0 0 1 0 0 0 0 1 0 0
A7 S2
0 0 1 0 0 0 0 0 1 0 1
C) Equations de sortie 0 1 0 0 0 0 0 0 1 1 0
; 1 0 0 0 0 0 0 0 1 1 1
;
II.3. Codeur de priorité
Le codeur étudié précédemment présent un inconvénient majeur car si plus d’une
entrée venait à être active en même temps, le codeur produira les résultats erronés à la
sortie. Pour pallier à cette insuffisance, on a mis sur pied les codeurs de priorité pour
améliorer ces codeurs élémentaires. Il possède donc des circuits nécessaires pour que les
codes de sortie existent quand 2 actives, soit celui correspondant au nombre le plus grand.
10
Exemple d’un codeur de priorité : Codeur décimal DCB (CI 74 147)
Le circuit intégré 74147 est un codeur de priorité à 9 entrées. Il est actif à l’état bas
et produit à la sortie le code B.C.D complémentée. Si on applique simultanément deux
informations décimales à l’entrée, la sortie correspond à la valeur la plus élevée de ces deux
entrées.
a) Structure b) Table de vérité
A9 A8 A7 A6 A5 A4 A3 A2 A1
1 1 1 1 1 1 1 1 1 1 1 1 1
X X X X X X X X 0 0 1 1 0
CODEUR
74LS147 X X X X X X X 0 1 0 1 1 1
X X X X X X 0 1 1 1 0 0 0
X X X X X 0 1 1 1 1 0 0 1
S1 S2 S1 S0 X X X 0 1 1 1 1 1 0 1 0
X X X 0 1 1 1 1 1 1 0 1 1
X X 0 1 1 1 1 1 1 1 1 0 0
X 0 1 1 1 1 1 1 1 1 1 0 1
0 1 1 1 1 1 1 1 1 1 1 1 0
11
Exercice d’application
Exercice 1
Réaliser un décodeur 1 parmi 16 à l’aide de décodeurs 1 parmi 8
Exercice 2
Schéma fonctionnel d’un codeur 4 voies d’entrées et 2 bits de sortie sous
dessus donner :
1) Table de vérité
2) Son équation
3) Le logigramme
Exercice 3
Schéma fonctionnel d’un décodeur 2 voies d’entrées et 4 bits de sortie sous
dessus donner :
1) Table de vérité
2) Son équation
3) Le logigramme
12