Scribd
Importer
14 vues2 pages

Exercice VHDL : Code pour porte OR

Le document présente trois solutions en VHDL pour implémenter une porte logique OR à deux entrées. Les trois solutions utilisent des structures de sélection, des équations logiques ou une table de vérité.

Transféré par

Abdenour
Copyright
© All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats PDF, TXT ou lisez en ligne sur Scribd
14 vues2 pages

Exercice VHDL : Code pour porte OR

Le document présente trois solutions en VHDL pour implémenter une porte logique OR à deux entrées. Les trois solutions utilisent des structures de sélection, des équations logiques ou une table de vérité.

Transféré par

Abdenour
Copyright
© All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats PDF, TXT ou lisez en ligne sur Scribd

Exercices Pour Apprendre le VHDL « La Confiance En Soi Est le Premier Secret du Succès » Ralph Waldo Emerson

Exercice 2 : Donner le code VHDL (flot de données ) correspondant à la porte logique OR.

Whith …. Select
a(0)
S Library ieee;
a(1) Use ieee.std_logic_1164.all;
Entity Circuit is
a S Port( a: in std_logic_vector (1 down to 0);
S: out std_logic);
End Circuit;
Architecture Mycircuit of Circuit is
begin
with a select
S<= ‘0’ when ‘’00 ’’ ,
‘1’ when others;
end Mycircuit;

Deuxiéme solution

Learning by Doing Apprendre le VHDL / Exercice 2 Udemy


Exercices Pour Apprendre le VHDL « La Confiance En Soi Est le Premier Secret du Succès » Ralph Waldo Emerson

Exercice 2 : Donner le code VHDL (flot de données ) correspondant à la porte logique OR.

Equations logiques
a(0) Library ieee;
S Use ieee.std_logic_1164.all;
a(1)
Entity Circuit is
a S Port( a: in std_logic_vector (1 down to 0);
S : out std_logic);
End Circuit;
Architecture Mycircuit of Circuit is
begin
S <= a(0) or a(1);
end Mycircuit;
Troisième solution

Learning by Doing Apprendre le VHDL / Exercice 21 Udemy

Vous aimerez peut-être aussi