Université Hassan II de Casablanca

Ecole Normale Supérieure de l’Enseignement Technique

Mohammedia (ENSET-M)

Architecture et exploitation d’un

système à microprocesseurs

Introduction
Système à microprocesseur
Exploitation d’un système à µp

A. RAIHANI  raihani,ge@[Link]
GECSI-1
Introduction : (1)

Logique câblée :
Tableau de
Avant l’avènement des microprocesseurs, commande
les systèmes logiques étaient conçus à
l’aide des circuits intégrés logiques
Automatisme à
accomplissant les opérations logiques et logique câblée
arithmétiques fondamentales.

Capteur
Il s’agit de la logique
Processus
câblée et qui relève du
matériel (hardware). Actionneurs

Pr A. RAIHANI 2
GECSI-1
Introduction : (2)

Logique programmée :
Tableau de
L’apparition des microprocesseurs sur le commande
marché permet de concevoir tout
autrement un système logique.
Système
A l’aide des instructions (mot binaire), on à µP
configure le microprocesseur pour réaliser
une fonction choisie.
Capteur
Ainsi pour réaliser un ensemble
d’opérations, il faut donner une suite Processus
d’instructions appelée programme.
Actionneurs
Une telle logique est dite logique programmée
et qui correspond au logiciel (software).
Pr A. RAIHANI 3
GECSI-1
Introduction : (3)

STN câblé ou programmée ?

Pourquoi faire appel à une unité programmable?
Pourquoi ne pas utiliser une solution totalement matérielle ?
Exemple:
A IF (C==0)
B MUX X X=A;
vs ELSE
X=B;
C
Hardware (HW): Software (SW):
✓ L'architecture est conçue pour réaliser ✓ Permet de spécialiser plus rapidement et plus
toujours la même fonction. Il n'y a pas facilement un STN.
de programme. ✓ Mise au point du système facile et rapide
✓ Solution Chère ✓ Solution de faible coût.

✓ Temps d’exécution Rapide ✓ Solution moins Rapide

➢ Le SW domine le coût dans la plupart des systèmes de traitement numérique (STN).

➢ La part du logiciel dans les STN ne cessent d’augmenter.
Pr A. RAIHANI 4
GECSI-1
Introduction : (4)

STN câblé ou programmée ?

Courbe d'évolution
du coût par rapport à
la complexité:

A retenir:
➢ si la fonction à réaliser est simple ⇒ une logique câblée
➢ si le nombre d'unités à réaliser est très important ⇒ circuits intégrés dédié
en logique câblée pour les fonctions simples, sinon circuit programmables

Pr A. RAIHANI 5
GECSI-1
Introduction : (5)

Architecture typique d’un STN: Opérateur

Interface H-M
Unité de contrôle STN

Logiciel

Capteurs ADC Unité de DAC Actionneurs

traitement

Mémoire Alimentations
Ports ROM RAM
E/S

Autres systèmes

ENVIRONNEMENT EXTERNE
Pr A. RAIHANI 6
GECSI-1
Introduction : (6)

Architecture typique d’un STN:

Pour concevoir un STN "intelligent", deux solutions principales :
des architectures existantes (microcontrôleurs)
des architectures dédiées (FPGA, ASIC)

Architectures existantes Architectures spécifiques

Dédiés GPP Dédiés Dédiés
Emb. TNS
µP ASIC FPGA
µC DSP

TRAITEMENT SEQUENTIEL TRAITEMENT PARALLELE

Pr A. RAIHANI 7
GECSI-1
Systèmes à microprocesseur: (1)
Un système à µp est une combinaison entre un µp et divers circuits annexes.

Bus

Entrées

Sorties

Stockage • Gestion du système • Communication

• du programme • Exécution du programme • Adaptation électrique
• des données
Microprocesseur  périphériques

Pr A. RAIHANI 8
GECSI-1
Systèmes à microprocesseur: (2)

Le microprocesseur:
➢ Unité centrale de traitement de données : CPU
➢ Fournit aux autres éléments du système la synchronisation
fonctionnelle nécessaire au traitement des données.

Il assure deux fonctions essentielles:

Le traitement des données : Le contrôle du système:
On parle d'unité de traitement. Cette Cette fonction se traduit par
fonction est dédiée à l'U.A.L. des opérations de décodage et
Elle concerne la manipulation des d'exécution des ordres
données: exprimés sous forme
(transfert, opérations arithmétiques, d'instruction.
opérations logiques....)

Pr A. RAIHANI 9
GECSI-1
Systèmes à microprocesseur: (3)

Le microprocesseur: Structure interne

Processeur
CPU
Unité de Unité de
commande traitement

Bus internes

Périphérique
Mémoire Unité de ou mémoire
interne communication externe

Pr A. RAIHANI 10
GECSI-1
Systèmes à microprocesseur: (4)

Le microprocesseur: unité de commande (1/4)

✓ Elle permet de séquencer le
déroulement des instructions.

✓ Elle effectue la recherche en

mémoire de l'instruction, le
décodage de l’instruction codée sous
forme binaire.

✓ Enfin elle pilote l’exécution de

l’instruction.

Pr A. RAIHANI 11
GECSI-1
Systèmes à microprocesseur: (5)

Le microprocesseur: unité de commande (2/4)

➢Le compteur de programme :

(PC: Program Counter)

✓ appelé aussi Compteur Ordinal

(CO)
✓ est constitué par un registre dont
le contenu est initialisé avec
l'adresse de la première
instruction du programme.
✓ Il contient toujours l’adresse de
la prochaine instruction à
exécuter.

Pr A. RAIHANI 12
GECSI-1
Systèmes à microprocesseur: (6)

Le microprocesseur: unité de commande (3/4)

➢ Le registre d'instruction
et le décodeur d'instruction :

Chacune des instructions à exécuter

est transféré depuis
la mémoire dans le registre
instruction puis est décodée
par le décodeur d’instruction.

Pr A. RAIHANI 13
GECSI-1
Systèmes à microprocesseur: (7)

Le microprocesseur: unité de commande (4/4)

➢ Bloc logique de commande :

(ou séquenceur) :
✓ Il organise l'exécution des
instructions au rythme d’une
horloge.
✓ Il élabore tous les signaux de
synchronisation internes ou
externes (bus de commande) du
microprocesseur en fonction de
l’instruction qu’il a ) exécuter.
✓ Il s'agit d'un automate réalisé de
façon microprogrammée.

Pr A. RAIHANI 14
GECSI-1
Systèmes à microprocesseur: (8)

Le microprocesseur: unité de traitement

➢Le registre d'état :

✓ Chacun de ces bits est un indicateur dont

l'état dépend du résultat de la dernière
opération effectuée par l’UAL.
✓ On les appelle indicateur d’état ou flag ou
drapeaux.
✓ Dans un programme le résultat du test de
leur état conditionne souvent le
déroulement de la suite du programme.
✓ On peut citer par exemple les indicateurs
de : Retenue (carry), Débordement
(overflow), Zéro (zero)

Pr A. RAIHANI 15
GECSI-1
Systèmes à microprocesseur: (9)

Le microprocesseur: unité d‘E/S et mémoire

➢ Unité d’entrée-sortie :
Unité qui prend en charge la communication avec la mémoire de l’ordinateur ou la
transmission des ordres destinés à piloter ses processeurs spécialisés, permettant
au processeur d’accéder aux périphériques de l’ordinateur.

➢ Mémoire cache :
qui permet d’accélérer les traitements, en diminuant les temps d'accès à la
mémoire. Ces mémoires tampons sont en effet beaucoup plus rapides que la RAM
et ralentissent moins le CPU. Le cache instructions reçoit les prochaines
instructions à exécuter, le cache données manipule les données. Parfois, un seul
cache unifié est utilisé pour le code et les données.
Plusieurs niveaux de caches peuvent coexister, on les désigne souvent sous les noms
de L1, L2 ou L3. Dans les processeurs évolués, des unités spéciales du processeur
sont dévolues à la recherche, par des moyens statistiques et/ou prédictifs, des
prochains accès en mémoire centrale.

Pr A. RAIHANI 16
GECSI-1
Systèmes à microprocesseur: (10)

Le microprocesseur: Exécution d’une opération

Une opération est réalisée en un cycle de base: 4 2

1. Aller chercher l’instruction en mémoire programme

(Fetch) ; CPU
2. Réaliser le décodage de l’instruction, et des adresses
des opérandes (Decode) ;
5 3 1
3. Lire les opérandes en mémoire de données (Read) ;
4. Exécuter l’opération (Execute);
5. Ecrire les résultats en mémoire (Write back). Mémoire

Pr A. RAIHANI 17
GECSI-1
Systèmes à microprocesseur: (11)

Le microprocesseur: Jeu d’instruction (1/2)

Ensemble des commandes primitives que le programmeur peut
utiliser sur une machine.

➢Une instruction est découpée en champs :

✓Un code opération (Opcode)
✓Des informations complémentaires sur l’emplacement des
données sources et de la destination (Opde)

➢ Format général :
Instruction: Taille (n,m)
Désignation des
Code opération
opérandes

Pr A. RAIHANI 18
GECSI-1
Systèmes à microprocesseur: (12)

Le microprocesseur: Jeu d’instruction (2/2)

➢ Objectifs différents selon les classes d’applications
✓ Vitesse maximale (PC, serveurs)
✓ Taille de code minimale (embarqué)
✓ Consommation
o essentiel pour embarqué
o important pour tous
➢Taille des instructions
✓ Fixe
✓ Variable
➢Modèles d’exécution :
Architecture processeur (RISC-CISC)
Pr A. RAIHANI 19
GECSI-1
Systèmes à microprocesseur: (13)

Le microprocesseur: Modèle d’exécution (1/5)

Objectifs:
➢ Performance
o Pipeline efficace
• Instructions de longueur fixe
• Décodage simple
• Modes d’adressage simples
➢ Taille du code
o Minimiser la taille des instructions
• Instructions de longueur variable (ou fixe)
o Accès aux données efficace
• Modes d’adressage complexes et efficaces pour applications visées
➢ Compatibilité avec les générations précédentes
o Fondamental pour les GPP
o Moins important pour processeurs plus spécialisés (embarqué, DSP)

Pr A. RAIHANI 20
GECSI-1
Systèmes à microprocesseur: (14)

Le microprocesseur: Modèle d’exécution (2/5)

➢ Modèles d’exécution (n,m)
• n : nombre d’opérandes par instruction
• m : nombre d’opérandes mémoire par instruction

➢ Les modes principaux

✓RISC : (3,0) Reduced Instruction Set Computer
o Instructions de longueur fixe
o Load et Store : seules instructions mémoire

✓CISC : Tout les reste Complex Instruction Set Computer

o Instructions de longueur variable
o IA-32 : (2,1)
o Pile (0,0)
• Tous les opérandes sont accédés via la pile

Pr A. RAIHANI 21
GECSI-1
Systèmes à microprocesseur: (15)

Le microprocesseur: Modèle d’exécution (3/5)

CISC :

✓ Plusieurs modes d’adressages mémoires possible;

✓ Grand nombre d’instructions
✓ Codage des instructions variables : le nombre d’octets nécessaire
pour le codage des instructions est variable
✓ Pour une tache donnée, une machine CISC exécute ainsi un petit
nombre d’instructions mais chacune nécessite un plus grand
nombre de cycles d’horloge.

Pr A. RAIHANI 22
GECSI-1
Systèmes à microprocesseur: (16)

Le microprocesseur: Modèle d’exécution (4/5)

RISC :
✓ Peu d’instructions (simples) :une diminution de la complexité de la
partie unité de commande
✓ Peu de modes d’adressage
✓ Taille fixe des instructions
✓ Chacune de ces instructions s’exécutent ainsi en un cycle d’horloge
✓ Au moins 16 registres + qlqs registres flottants
✓ Seul deux instructions accèdent à la mémoire load/store;

Pr A. RAIHANI 23
GECSI-1
Systèmes à microprocesseur: (17)
Le microprocesseur: Modèle d’exécution (5/5)

Architecture RISC Architecture CISC

Instructions simples ne prenant Instructions complexes prenant
qu’un seul cycle plusieurs cycles
Instructions au format fixe Instructions au format variable
Décodeur simple (câblé) Décodeur complexe (microcode)
Beaucoup de registres Peu de registres
Seules les instructions LOAD et Toutes les instructions sont
STORE ont accès à la mémoire susceptibles d’accéder à la Mémoire
Peu de modes d’adressage Beaucoup de modes d’adressage
Compilateur complexe Compilateur simple

Pr A. RAIHANI 24
GECSI-1
Systèmes à microprocesseur: (18)

Le microprocesseur: Les bus (1/2)

Ils relient électriquement le micro-processeur et les périphériques
(mémoires et interfaces E/S).

Pr A. RAIHANI 25
GECSI-1
Systèmes à microprocesseur: (19)

Le microprocesseur: Les bus (2/2)

Le bus de données est bidirectionnel:
Il assure le transfert des informations entre le microprocesseur et son
environnement, et inversement. Son nombre de lignes est égal au format des mots
de données du microprocesseur.

Le bus d’adresses est unidirectionnel.

Il permet la sélection des informations à traiter dans un espace mémoire (ou espace
adressable) qui peut avoir 2n emplacements, avec n = nombre de conducteurs du
bus d'adresses.

Le bus de commande (ou bus de contrôle):

Il est constitué par quelques conducteurs qui assurent la synchronisation des flux
d'informations sur les bus de données et d’ adresses.

Pr A. RAIHANI 26
GECSI-1
Systèmes à microprocesseur: (20)

Le microprocesseur: Deux architectures (1/3)

➢ L’architecture Von Neumann : Mémoire

 Données et 
 
 instructions 

✓ Un seul chemin d'accès à la mémoire

AB DB
o Un bus de données (programme et données),
o Un bus d’adresse (programme et données)
✓ Architecture des processeurs d’usage général CPU
✓ Goulot d'étranglement pour l'accès à la mémoire

 Bande passante limitée

Pr A. RAIHANI 27
GECSI-1
Systèmes à microprocesseur: (21)

Le microprocesseur: Deux architectures (2/3)

➢ L’architecture Harvard : Mémoire

✓ Une Séparation des mémoires programme et
Données
données
o Un bus de données programme,
o Un bus de données pour les données, AB DB
o Un bus d’adresse programme, CPU
o Un bus d’adresse pour les données.
✓ Meilleure utilisation du CPU :
o Chargement du programme et des données
en parallèle Mémoire
 Exécution des opérations en parallèle programme

Pr A. RAIHANI 28
GECSI-1
Systèmes à microprocesseur: (22)

Le microprocesseur: Deux architectures (3/3)

➢ L’architecture Harvard modifiée :

Van Mémoire
Neumann Données
CPU
Compatibilité Mémoire
programme

Harvard
Bus
MUX externes
Pr A. RAIHANI 29
GECSI-1
Systèmes à microprocesseur: (23)
Le microprocesseur: Caractéristiques
Le format des données La taille de l ’espace adressable
= Nombre de bit du bus de donnée = Nombre de bit du bus d ’adresse
•8bits •16 bits = 65.536 adresses
•16bits •32 bits = [Link] adresses
•32bits
•64 bits
Vitesse
La puissance de traitement
d’exécution
S’exprime en MIPS
Le jeu d ’instructions

•Pd (w) fonction de la vitesse

La puissance consommée
•Pd (w) fonction de la tension

Pr A. RAIHANI 30
GECSI-1
Systèmes à microprocesseur: (24)
La mémoire: (1/10)

Les Circuits
Mémoires
à Semi-conducteur

Pr A. RAIHANI 31
GECSI-1
Systèmes à microprocesseur: (25)
La mémoire: (2/10)
1
BUS
D’ADRESSES 0 Mémoire
0

BUS DE DONNEES

Pr A. RAIHANI 32
GECSI-1
Systèmes à microprocesseur: (26)
La mémoire : (3/10)
1
BUS
D’ADRESSES 0 Mémoire
0

BUS DE DONNEES

Pr A. RAIHANI 33
GECSI-1
Systèmes à microprocesseur: (27)
La mémoire : (4/10)
Mémoires au silicium

Random Read
Acces Mémoires vives Only Mémoires mortes
Memory Memory

RAM RAM ROM PROM

statiques dynamiques

Fusibles EPROM
bipolaires

EEPROM

Pr A. RAIHANI 34
GECSI-1
Systèmes à microprocesseur: (28)
La mémoire: Analyse d’un boîtier (5/10)

Adresses
(n bits)
Données (m bits)
R/W Mémoire
CS

o Des connexions de données (D0 à Dm-1) : le nombre de ces fils correspond au

nombre de bits de chaque mémoire.
o Des connexions de contrôle, permettant de commander une lecture ou une
écriture d’une donnée de la mémoire.
o Une ou plusieurs entrée de sélection (CS), permettant de sélectionner un
boitier parmi plusieurs.

Pr A. RAIHANI 35
GECSI-1
Systèmes à microprocesseur: (29)
La mémoire: Analyse d’un boîtier (6/10)
Caractéristiques:
✓ La capacité : c’est le nombre total de bits que contient la mémoire. Elle
s’exprime aussi souvent en octet.
✓ Le format des données : c’est le nombre de bits que l’on peut mémoriser par
case mémoire. On dit aussi que c’est la largeur du mot mémorisable.
✓ Le temps d’accès : c’est le temps qui s'écoule entre l'instant où a été lancée
une opération de lecture/écriture en mémoire et l'instant où la première
information est disponible sur le bus de données.
✓ Le temps de cycle : il représente l'intervalle minimum qui doit séparer deux
demandes successives de lecture ou d'écriture.
✓ Le débit : c’est le nombre maximum d'informations lues ou écrites par
seconde.
✓ Volatilité : L'information stockée est volatile si elle risque d'être altérée par
un défaut d'alimentation électrique et non volatile dans le cas contraire.

Pr A. RAIHANI 36
GECSI-1
Systèmes à microprocesseur: (30)
La mémoire: Analyse d’un boîtier (7/10)
Accès à la mémoire:
Pour accéder à ce boitier, il faut :
o Sélectionner le boîtier
o Présenter l’adresse du mot sur les fils d’adresse ;
o Commander l’opération désirée (lecture ou écriture) ;
o L’information pourra alors transiter par l’intermédiaire des fils de données

BUS @ @x

R/W

Données accessibles
CS

BUS données
Dx
Taccès = tacc
Tcycle

Pr A. RAIHANI 37
GECSI-1
Systèmes à microprocesseur: (31)
La mémoire: Analyse d’un boîtier (8/10)
Extension du bus de données:

Bus d’adresse

RAM 2 RAM 1

Bus de données réunis → 8 bits

Mot de un octet : 4 bits de poids faible en Ram 1 et 4 de poids fort en RAM 2.

Pr A. RAIHANI 38
GECSI-1
Systèmes à microprocesseur: (32)
La mémoire: Analyse d’un boîtier (9/10)
Gestion de l’espace adressable:

Bus d’adresse

Sélection inhibition
RAM ROM

Bus de données mis en parallèles

→ 1 seul bus de données 8 bits
Pr A. RAIHANI 39
GECSI-1
Systèmes à microprocesseur: (33)
La mémoire: Décodage d’adresse (10/10)
Objectif:
Distribuer Espace d’adressage entre plusieurs Circuits.

Exemple:

Contrôle
Décodeur

mP
Carte 3D
Clavier
Réseau
Mémoire 2
Mémoire 1
Adresses

Données

Pr A. RAIHANI 40
GECSI-1
Systèmes à microprocesseur: (34)
Les interfaces d’entrée-sortie: (1/6)
Interfaçage:

Une interface est un organe

8 bits
nécessaire entre le mp et le disponibles
périphérique et ce pour simultanément
assurer une compatibilité :

BD 8 bits
✓ au niveau du type de
transmission (série ou
parallèle) ; Une seule
✓ au niveau du code ; information à
✓ au niveau de la vitesse de la fois
transmission ;
✓ Au niveau logique
(adaptation de tension).

Pr A. RAIHANI 41
GECSI-1
Systèmes à microprocesseur: (35)
Les interfaces d’entrée-sortie: (2/6)
INTERFACE PARALLÈLE.
Ce type d’interface, répartie sur plusieurs ports (maximum 8 bits), permet
de prendre en compte des états logiques appliqués en entrée (état de
capteurs) ou de générer des signaux binaires en sortie (commande
d’actionneurs).
Les broches de ces ports peuvent donc être configurées en entrée ou en
sortie.
On trouve généralement :
o Un registre de direction pour une configuration en entrée ou en sortie,
o Un registre de donnée recopiant les états logiques de chaque broche de
port,
o Un registre d’option permettant plusieurs configurations en entrée ou
en sortie.
Pr A. RAIHANI 42
GECSI-1
Systèmes à microprocesseur: (36)
Les interfaces d’entrée-sortie: (3/6)
INTERFACE PARALLÈLE.
o Caractérisée par un transfert simultané de tous le
bits d’un même mot.
o Nécessite autant de conducteurs qu’il y a de bits à
transmettre et un conducteur commun (liaison
asymétrique) ou autant de paires que de fils si la
masse n’est pas commune (liaison symétrique).
o Un conducteur supplémentaire peut être utilisé pour
transmettre un signal qui assurera la
synchronisation entre les intervalles d’émission et
ceux de réception
o Autorise une grande vitesse de transmission (débit).
o Un coût élevé (nombre de conducteurs)
o Une distance franchissable limitée réservent la
transmission parallèle aux liaisons de processeur à
processeur

Pr A. RAIHANI 43
GECSI-1
Systèmes à microprocesseur: (37)
Les interfaces d’entrée-sortie: (4/6)
INTERFACE SÉRIE.
Les données envoyées ou reçues se présentes sous la forme d’une succession
temporelle (sur un seul bit) de valeurs binaires images d’un mot.
o Nécessite une interface de conversion pour
sérialiser les bits à l'émission (conversion
parallèle/série) et les désérialiser à la réception
(conversion série/parallèle).
o Ne nécessite, pour la transmission des données,
que deux conducteurs, d’un coût moins
important, elle est utilisé pour les transmissions
sur des distances importantes.
o Les vitesses de transmission et de réception
doivent être identiques (bits/s ou bauds).
o Modes simplex, half-duplex et full-duplex

Pr A. RAIHANI 44
GECSI-1
Systèmes à microprocesseur: (38)
Les interfaces d’entrée-sortie: (5/6)
INTERFACE SÉRIE.
SCLK
Sout
UNITÉ UNITÉ
Sin t
MAÎTRE ESCLAVE SOUT ou SIN
Sclk
D7 D6 D5 D4 D3 D2 D1 D0
t

STOP
START
RXD RXD

PARITÉ

DE
UNITÉ UNITÉ

DE

BIT
BIT
TXD
MAÎTRE ESCLAVE OU
RXD
TXD TXD D0 D1 D2 D3 D4 D5 D6 P

TRAMES t

Pr A. RAIHANI 45
GECSI-1
Systèmes à microprocesseur: (39)
Les interfaces d’entrée-sortie: Adressage (6/6)

Pour adresser un périphérique il faut :

✓ sélectionner le boîtier d’interface (CS) ;
✓ sélectionner l’un des deux ou trois tampons disponibles par boîtier (port).

Deux solutions sont offertes:

✓ Structure d’entée/sortie par instructions mémoires :
Memory Mapped I/O
✓ Structure d’entrée/sortie par instruction E/s :
Isolated I/O

Pr A. RAIHANI 46
GECSI-1
Exploitation d’un système à µp: (1)
Modes d’échange du mp avec la mémoire : (1/2)

Mémoire

µ
p
Echange
Asynchrone Synchrone

Pr A. RAIHANI 47
GECSI-1
Exploitation d’un système à µp: (2)
Modes d’échange du mp avec la mémoire : (2/2)
Échange synchrone :
Le mp va chercher en mémoire les adresses ou les données, il communique
donc sans arrêt avec la mémoire soit pour une écriture, soit pour une lecture.
Le temps pour une opération de lecture ou d’écriture est connu, fixe et
caractéristique du mp, c’est le temps de cycle, qui est également appelé cycle
mémoire. Durant un tel cycle, le µp doit pouvoir effectuer son opération de
lecture ou d’écriture. cela suppose que la mémoire soit au moins aussi rapide
que le mp. dans ce cas le mp gère les échanges avec la mémoire et ces échanges
se font en synchronisme avec l’horloge du mp : c’est le mode synchrone.

Échange asynchrone :
Si la mémoire a un temps d’accès supérieur au temps de cycle du mp, les
échanges se font alors avec un autre mode, qui comprend une demande de
service du mp à la mémoire.

Pr A. RAIHANI 48
GECSI-1
Exploitation d’un système à µp: (3)
Modes de commande des transferts E/S : (1/3)

Périphériques
M
µ É
M
p O
I
R
Echange E

Programmé Interruptible DMA

Pr A. RAIHANI 49
GECSI-1
Exploitation d’un système à µp: (4)
Modes de commande des transferts E/S : (2/3)
Mode programmé avec ou sans test d’état :
Les transferts E/S sont prévus à des
Instr. i
moments bien précis dans le programme
Instruction i
utilisateur.
C’est donc le mp qui a l’initiative de Périphérique
commander le transfert et ceci par la Inst. E/S non Libre ?

rencontre d’un instruction de transfert : oui

il s’agit du mode programmé. Inst. suivante
Trans. E/S
Sans test d’état Avec test d’état
On parle aussi de méthode par scrutation (polling) qui permet d’interroger
régulièrement les périphériques afin de savoir si une nouvelle donnée est
présente.
Coûteux en temps (multiplier par le nombre de périphérique à interroger)

Pr A. RAIHANI 50
GECSI-1
Exploitation d’un système à µp: (5)
Modes de commande des transferts E/S : (3/3)
Mode interruptible :
Les transferts peuvent également s’effectuer à l’initiative du périphérique et
non plus du mp. Ainsi, le périphérique envoi une demande d’interruption au
mp qui répond par l’envoi d’un signal pour indiquer qu’il a reçu la demande,
termine l’exécution de l’instruction en cours de traitement et se mettra à la
disposition du périphérique.

Accès direct à la mémoire :

Lorsqu’un périphérique a un nombre important d’informations à faire
rentrer en mémoire ou lorsqu’il doit en recevoir une quantité importante de
la mémoire, le transfert par interruption est long. Un mode de transfert E/S
particulier est alors possible : c’est l’accès direct à la mémoire.
Le périphérique peut alors échanger directement avec la mémoire, les bus
d’adresses, de données et de commande étant déconnectés du mp par leur
mise à l’état haute impédance
Pr A. RAIHANI 51
GECSI-1
Systèmes à microprocesseur: (6)
Du µp au µC:

Entrées

Sorties

Microcontrôleur
Entrées =
Microprocesseur + Mémoires + Ports
Sorties
intégrés dans le même boîtier

Pr A. RAIHANI 52
GECSI-1
Systèmes à microprocesseur: (7)
Du µp au µC:

Pr A. RAIHANI 53
GECSI-1
Systèmes à microprocesseur: (7)
Avantage des µC:
Les μC = avantage des μP mais limités aux applications ne nécessitant pas trop de
puissance de calcul et un nombre de composant très réduit.
Les avantages des microcontrôleurs :
✓ Diminution de l’encombrement du matériel et du circuit imprimé
✓ Simplification du tracé du circuit imprimé p(lus besoin de tracer de bus !)
✓ Augmentation de la fiabilité du système
o nombre de composants réduit
o connexions composants/supports et composant circuit imprimé 􀁐
✓ Intégration en technologie MOS, CMOS, ou HCMOS
o diminution de la consommation
✓ Le microcontrôleur contribue à réduire les coûts à plusieurs niveaux:
o moins cher que les composants qu’il remplace
o réduction des coûts de main d’oeuvre (conception et montage)
✓ Environnement de programmation et de simulation évolués

Pr A. RAIHANI 54
GECSI-1
Systèmes à microprocesseur: (7)
Défauts des µC:
✓ Le microcontrôleur est souvent surdimensionné devant les besoins de
l’application
✓ Investissement dans les outils de développement
✓ Écrire les programmes, les tester et tester leur mise en place sur le
matériel qui entoure le microcontrôleur
✓ Incompatibilité possible des outils de développement pour des
microcontrôleurs de même marque.
✓ Les microcontrôleurs les plus intégrés et les moins coûteux sont ceux
disposant de ROM programmables par masque
Fabrication uniquement en grande série >1000
✓ Défaut relatif car il existe maintenant systématique des version
OTPROM un peu plus chère.

Pr A. RAIHANI 55