Faculté des Sciences de Tunis
Enseignante : R. Ben Ali
Module : Systèmes logiques
Classes : MPI
AU : 2019/2020
TD N°4
«Circuits Arithmétiques»
Exercice N°1 :
1/ Comparateur de bits
On veut construire un circuit qui compare 2 bits.
Il devra comporter : 1 entrée de validation G
2 entrées A et B (bits à comparer)
3 sorties : S (supérieur), E (égalité) et I (inférieur)
Si G = 0 S=E=I=0
Si G = 1 A>B S = 1 E=I=0
A=B E=1 S=I=0
A<B I=1 S=E=0
a. Donner la table de vérité
b. Déterminer les équations simplifiées de S, E et I en fonction de A et B et dessiner le schéma
correspondant.
2/ Comparateur de nombres
On veut comparer 2 nombres de 4 bits (non signés) : (A3A2A1A0) et (B3B2B1B0) en respectant les mêmes
consignes que ci-dessus.
a. Donner la table de vérité
b. Proposer un schéma en utilisant les cellules de bases vues dans la 1ère question et les portes
nécessaires.
3/ Afficheur 7 segments
A partir des sorties S, E et I du comparateur précédent, on veut afficher sur un afficheur 7 segments à anodes
communes les lettres suivantes :
a/ Donner la table de vérité des 7 segments en fonction de S, E et I.
b/ Donner les équations simplifiées des 7 sorties.
c/ Dessiner le schéma en n’utilisant que des opérateurs NOR à 2 entrées.
Exercice N°2 :
Un demi-additionneur binaire est un circuit qui prend en entrée 2 nombres de 1 bit (Ak et Bk) et
génère leur somme (Sk) et une retenue (Ck)
Ak Bk Sk Ck
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
-1-
Le schéma ci-après représente la structure d’un demi-additionneur binaire.
A partir des informations ci-dessus, on souhaite réaliser un additionneur complet qui prenne en
compte une retenue (Ck-1) générée à partir d’un étage précédent.
1/ Etablir la table de vérité donnant la somme Sk et la retenue Ck en fonction de Ak, Bk et Ck-1
2/ Exprimer les fonctions des sorties sous forme réduite.
3/ On souhaite réaliser un additionneur complet à partir de deux demi-additionneurs et d’un bloc
combinatoire g. Dessinez le schéma de l’additionneur complet.
4/ En utilisant le module de l’additionneur complet, donnez le synoptique d’un additionneur de n
bits capable d’effectuer l’opération S=A+B avec A=(An, …, Ak, ….., A1), B=(Bn, …, Bk, ….., B1) et S=(Sn, …,
Sk, ….., S1). La retenue finale est désignée par Cn.
5/ On souhaite transformer le montage précédent en un additionneur/soustracteur. On rappelle que
dans la représentation en complément à 2, A-B=A+(-B)=A+B+1
Proposer le schéma d’un additionneur/soustracteur capable de manipuler des nombres de 4 bits
codés dans le système de représentation du complément à 2. Cette additionneur/soustracteur
possèdera une entrée de commande SOUSTRAC qui sera utilisée comme suit :
SOUSTRACT = 0 : fonctionnement en additionneur
SOUSTRACT=1, fonctionnement en soustracteurs.
-2-