UNIVERSITE DE VERSAILLES-SAINT-QUENTIN-EN-YVELINES

RESEAUX
ET
I.U.T. de VELIZY TELECOMUNICATIONS

Cours Informatique : module I2

Logique et circuits
combinatoires chapitres 2
et 3

Emmanuelle Peuch
INTRODUCTION
Un circuit logique est dit combinatoire si l'état de ses sorties est fonction
uniquement de l'état présent de ses entrées. Ainsi, à chaque combinaison des
entrées correspond une seule combinaison des sorties.

Dans cette partie nous allons tout d'abord présenter les opérateurs
combinatoires de base (opérateurs logiques de base). Puis nous ferons un
rappel sur l'algèbre de Boole, ce qui nous permettra ensuite d'aborder une
méthode de synthèse d'un système logique combinatoire.

Dans un deuxième temps, nous aborderons les fonctions combinatoires

usuelles telles le transcodage, le multiplexage, les opérateurs arithmétiques
simples (additionneurs binaires, comparateurs binaires,...). En parallèle, nous
introduirons la description de fonctions logiques sous forme de programmes
en VHDL. Le VHDL, langage de description de haut niveau, est un outil d'aide
à la conception qui conduit à la programmation de circuits programmables, tels
les CPLD, les FPGA.

Chapitre 2 : Opérateurs logiques de base - Méthode de synthèse d’un système logique

combinatoire ------------ p. 2

Chapitre 3 : Fonctions combinatoires usuelles - Introduction au langage VHDL ---- p. 18

IUT Vélizy – R&T / Emmanuelle Peuch 2

Chapitre 2 : Table des matières

TABLE DES MATIERES CHAPITRE 2

I Les opérateurs logiques de base - Logigrammes associés_4

II Algèbre de Boole________________________________6

III Synthèse des systèmes logiques combinatoires _______6

III.1 Table de vérité _________________________________________________7

III.2 Mise en équation des fonctions logiques avec optimisation ______________7

III.2.1 Méthode algébrique __________________________________________7

III.2.2 Deuxième méthode : utilisation des tableaux de Karnaugh________9

III.3 Réalisation électronique ________________________________________12

IUT Vélizy – R&T / Emmanuelle Peuch 3

Chapitre 2

Opérateurs logiques de base – Méthode de

synthèse d'un système logique combinatoire

I Les opérateurs logiques de base - Logigrammes associés

ET logique :

Tensions électriques

La sortie est à l'état haut quand les entrées sont simultanément à l'état haut.

L'état logique 1 est l'élément neutre pour le ET logique: A.1 = 1.A = A

OU logique :

Tensions électriques

La sortie est à l’état haut quand l’une au moins des entrées est à l’état haut, et
à l’état bas quand les entrées sont simultanément à l’état bas.

L’état 0 est élément neutre pour le OU logique : A+0 = A

IUT Vélizy – R&T / Emmanuelle Peuch 4

Chapitre 2

Inverseur logique (fonction NON ou PAS):

Tensions électriques

Il y a inversion du niveau logique d’entrée.

NON ET (NAND) :

NON OU (NOR) :

OU exclusif :

IUT Vélizy – R&T / Emmanuelle Peuch 5

Chapitre 2

II Algèbre de Boole

Régles
générales

Lois Lois de De
Commutativité Associativité Distributivité
spéciales Morgan
A(BC) = (AB)C
A.B = B.A A(B+C) = A.B+AC. A+A.B = A A + B = A.B
= A.B.C
A+(B+C) = (A+B)+C
A+B = B+A A+(B.C)=(A+B).(A+C) A(A+B) = A A.B = A + B
= A+B+C

Les lois de De Morgan sont très utiles pour calculer le complément

d’une expression.

Exemple : ( A + B ).C = A + B + C = ( A.B ) + C

Régles
particulières

A.1 = A A+0 = A A=A A+ A = 1 A.A = 0 A.A = A A+A = A

III Synthèse des systèmes logiques combinatoires

Mise en Synthèse
Cahier des Table de
équation (avec (réalisation
charges vérité
optimisation) électronique)

IUT Vélizy – R&T / Emmanuelle Peuch 6

Chapitre 2

III.1 Table de vérité

A partir du cahier des charges, on construit la table de vérité. La table de

vérité représente l’état de la variable de sortie pour chacune des
combinaisons des n variables d’entrée (2n lignes). Elle permet donc de
décrire le fonctionnement d’un système combinatoire.

Trois interrupteurs A, B et C commandent l’allumage de 2 lampes R et S

Exercice suivant les conditions suivantes :
- dès qu’un ou plusieurs interrupteurs sont activés la lampe R doit
s’allumer,
- la lampe S ne doit s’allumer que si au moins 2 interrupteurs sont
activés.

Ecrivons les tables de vérité qui correspondent à ce cahier des charges :

C B A R S
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

III.2 Mise en équation des fonctions logiques avec optimisation

III.2.1 Méthode algébrique

Il est possible de déterminer l’équation de fonctionnement du système

combinatoire en recherchant toutes les valeurs pour lesquelles la sortie
vaut 1 (la sortie est vraie).

L’équation de fonctionnement est alors égale à la somme logique

(OU logique) de toutes les combinaisons pour lesquelles la sortie
vaut 1.

Pour chacun de ces cas (sortie à 1), on écrit le produit (ET logique) de
toutes les variables d’entrée :

- en notant la variable si sa valeur vaut 1,

IUT Vélizy – R&T / Emmanuelle Peuch 7

Chapitre 2

- en notant la variable complémentée si sa valeur vaut 0.

Puis on simplifie l’expression logique obtenue en utilisant les propriétés de

l’algèbre de Boole. Pour cela, on essaie de faire apparaître des termes de
la forme (A+ A ) puisque A+ A = 1 et que B.1 = B.

Remarque : lorsque les états ‘0’ sont moins nombreux que les états ‘1’,
il est avantageux d’écrire le complément de la somme
logique des lignes où la variable de sortie prend la valeur 0.

Exercice
Mise en équation des sorties R et S et simplification des équations logiques
obtenues

Equation de S :

S = CBA + CBA + CBA + CBA

=

Equation de R :

Cette méthode peut convenir pour les cas où le nombre de variables

d’entrée ne dépasse pas 2 ou 3.
On préfère utiliser, en général, la méthode des tableaux de Karnaugh.

IUT Vélizy – R&T / Emmanuelle Peuch 8

Chapitre 2

III.2.2 Deuxième méthode : utilisation des tableaux de Karnaugh

Le tableau de Karnaugh est une représentation particulière de la table de

vérité. Les cases du tableau représentent les valeurs de la fonction de
sortie pour toutes les valeurs possibles des variables d’entrée.

Construction du tableau :
Les cases représentant l’état des variables d’entrée doivent être
adjacentes, c'est-à-dire que le passage d’une case à l’autre se fait par
changement d’une seule variable à la fois.

BC 00 01 11 10
A
0

Cette disposition fait apparaître les simplifications de la fonction binaire :

on met en évidence, de façon graphique, la propriété AB + A B = A . Ainsi,
lorsqu’on regroupera deux cellules adjacentes, on ne conservera que les
variables d’entrée qui ne changent pas d’état.

Dans les cases on n’inscrit que la valeur 1 (cases où la sortie prend l’état
1). Les cases vides représentent donc les valeurs 0 de la sortie.

Voici quelques exemples :

BC 00 01 11 10 On regroupe toutes les cases adjacentes

A (cases adjacentes dans lesquelles la
sortie S est à 1 !) et on lit les
0 1 1 coordonnées de chaque regroupement.
1

Soit ici S =

On peut constituer des regroupements de 1, 2, 4, 8, 16,…. cases

adjacentes. Et les bords de la table sont adjacents (comme si le tableau
était enroulé sur un cylindre).

IUT Vélizy – R&T / Emmanuelle Peuch 9

Chapitre 2

BC 00 01 11 10
A S=
0 1 1
1 1 1

BC 00 01 11 10
S=
A
0 1 1
1 1 1

BC 00 01 11 10
A S=
0
1 1 1 1 1

BC 00 01 11 10
A S=
0 1 1
1 1 1

BC 00 01 11 10
A S=
0
1 1

Une ou plusieurs cases peuvent être communes à plusieurs

regroupements. La confection des groupes cesse lorsque tous les 1
appartiennent au moins à l’un d’entre eux.

BC 00 01 11 10
A S=
0 1 1
1 1 1 1

IUT Vélizy – R&T / Emmanuelle Peuch 10

Chapitre 2

BC 00 01 11 10
A S=
0 1 1
1 1 1 1 1

La simplification peut ne pas être unique :

BC 00 01 11 10
A S = B.C + A.C + A.B
0 1 1 1
1 1 1 1

OU ALORS

BC 00 01 11 10
A S = A.C + A.B + B.C
0 1 1 1
1 1 1 1

Quand certaines combinaisons des variables sont sans effets sur la valeur
de la fonction de sortie S, on dit que ce sont des états indifférents. On les
note par une croix ou par un – dans le diagramme de Karnaugh et on les
utilise partiellement ou totalement pour simplifier S :

BC 00 01 11 10
A S = B + A.C
0 1 -
1 1 - 1

Exercice
Mise en équation des sorties R et S et simplification des équations logiques
obtenues par la méthode des tableaux de Karnaugh

IUT Vélizy – R&T / Emmanuelle Peuch 11

Chapitre 2

Rappelons la table de vérité des sorties R et S :

C B A R S
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 1 1
1 0 0 1 0
1 0 1 1 1
1 1 0 1 1
1 1 1 1 1

Pour la sortie R il n’est pas nécessaire de tracer le tableau de Karnaugh

(voir 1ère méthode).

Pour la sortie S, le tableau nous donne :

BC 00 01 11 10
A
0 1
S=
1 1 1 1

III.3 Réalisation électronique

La réalisation d’une fonction booléenne se fait soit à partir d’une

association de portes logiques élémentaires, soit à partir de circuits
spécialisés.

Exercice Réalisation à partir de portes logiques élémentaires.

R = A+B+C
S = A.C + B.C + A.B

IUT Vélizy – R&T / Emmanuelle Peuch 12

Chapitre 2

A B C

IUT Vélizy – R&T / Emmanuelle Peuch 13

Chapitre 2

ANNEXE

IUT Vélizy – R&T / Emmanuelle Peuch 14

Chapitre 2

Circuit intégré : portes logiques ET 74HC08

Boîtier comprenant 4 portes ET :

Circuit intégré : diagramme fonctionnel

Circuit intégré : portes logiques NON 74HC04 /

caractéristiques électriques

IUT Vélizy – R&T / Emmanuelle Peuch 15

Chapitre 2

Unité en
Volts

Unité en ns

IUT Vélizy – R&T / Emmanuelle Peuch 16

Chapitre 2

IUT Vélizy – R&T / Emmanuelle Peuch 17

Chapitre 3 : table des matières

TABLE DES MATIERES CHAPITRE 3

I. Les circuits arithmétiques 19

I Introduction___________________________________19
II Etude de l’additionneur 1 bit _____________________19
III Description d’un additionneur de deux mots de 3 bits _24

II. Les multiplexeurs (circuit d’aiguillage) 25

I Description générale ____________________________25

II Description VHDL ______________________________26
II.1 Avec des instructions d’affectation conditionnelles concurrentes _________26
II.2 Les applications du multiplexage : _________________________________28

III. Les décodeurs - démultiplexeurs 29

I Description générale des décodeurs n vers 2n _________29

II Description générale des démultiplexeurs ___________30
III Les décodeurs BCD décimaux et BCD 7 segments_____31
IV Description VHDL ______________________________33

IV. Les encodeurs 34

I Description générale ____________________________34

II Description VHDL ______________________________35

IUT Vélizy – R&T / Emmanuelle Peuch 18

Chapitre 3

Fonctions combinatoires usuelles -

Introduction au langage VHDL

I. Les circuits arithmétiques

I Introduction

Un circuit arithmétique est un dispositif qui peut réaliser des additions, des
soustractions, des multiplications,…. sur des nombres binaires.

Nous ne présenterons, dans ce chapitre, que l’additionneur binaire. L’étude de

cette fonction arithmétique nous servira de support pour présenter les bases
du langage VHDL (langage de description). Nous allons donc décrire
l’additionneur binaire en langage VHDL pour ensuite l’implanter dans un circuit
à architecture programmable (cette dernière phase sera étudiée lors des
séances de travaux pratiques).

II Etude de l’additionneur 1 bit

L’addition de deux mots de 1 bit est effectuée par un circuit appelé demi
additionneur. Sa table de vérité est donnée ci-dessous :

A S (somme) B A S R
0 0 0 0
B R (Retenue) 0 1 1 0
1 0 1 0
1 1 0 1
Demi additionneur
1 bit: vue externe

La table de vérité du demi-additionneur nous permet d’en tirer les équations

logiques suivantes :

S=A⊕B VHDL

R=A.B A xor B (Ou exclusif)

A and B (Et logique)
Vue interne
A or B (Ou logique)

IUT Vélizy – R&T / Emmanuelle Peuch 19

Chapitre 3

Les équations logiques conduisent à la réalisation suivante :

Ecriture de la description VHDL

Les types de données (ici std_logic) p.18

Opérateurs de base et leur niveau de priorité p 21

IUT Vélizy – R&T / Emmanuelle Peuch 20

Chapitre 3

Si nous additionnons deux mots de plusieurs bits, il faut alors tenir compte
de la retenue de la précédente addition de 1 bit. Le circuit a donc trois
entrées, deux sorties, et est appelé additionneur 1 bit (additionneur
complet mono bit):

Ai S i (somme) Ri Bi Ai Si R i+1
0 0 0 0 0
Bi R i+1 0 0 1 1 0
(Retenue) 0 1 0 1 0
Ri 0 1 1 0 1
1 0 0 1 0
Additionneur 1 bit: 1 0 1 0 1
vue externe 1 1 0 0 1
1 1 1 1 1

Les équations logiques des sorties sont alors :

Si = Ri ⊕ Ai ⊕ Bi

Ri+1 = Ai . Bi + Ri.(Ai ⊕ Bi) équation 1

Ou alors
Ri+1 = Ai . Ri + Ri. Bi + Ai . Bi équation 2

Vue interne

IUT Vélizy – R&T / Emmanuelle Peuch 21

Chapitre 3

Description comportementale (équation 2) : écriture VHDL

IUT Vélizy – R&T / Emmanuelle Peuch 22

Chapitre 3

Description structurelle (équation 1) : utilisation de deux cellules

demi additionneur

Figure 1

Nous écrirons cette description VHDL lors de la première séance de travaux

pratiques.

Autre description comportementale à partir du schéma de la

figure 1 : utilisation de l’objet « signal »

Nous allons utiliser des nœuds intermédiaires S1, S2 et S3 qui sont appelés
des signaux en VHDL (objet du langage VHDL).

entity add is
Port (Ai,Bi,Ri: in std_logic;
S,R: out std_logic );
end add;

-- description flot de données Les signaux: P 15

--avec deux demi -additionneur

architecture version_2 of add is Les signaux permettent de modéliser

les informations transitant sur des fils
-- Déclaration des signaux ou, d’une manière générale, transitant
entre deux composants. Un signal
signal S1, S2, S3 : std_logic; étant un nœud intermédiaire n’est de
ce fait ni une entrée ni une sortie, ni
begin une entrée - sortie : ce n’est pas un
S2 <= Ai and Bi; port !
S1 <= Ai xor Bi;
IUT Vélizy – R&T / Emmanuelle Peuch 23
Chapitre 3

S3 <= Ri and S1; L’affectation d’une valeur a un signal

S <= Ri xor S1; se fait par l’instruction d’affectation
concurrente <=. Ainsi peu importe
R <= S2 or S3; l’ordre d’écriture des équations
end version_2; logiques et des instructions
d’affectation.

III Description d’un additionneur de deux mots de 3 bits

Cf TD et TP

IUT Vélizy – R&T / Emmanuelle Peuch 24

Chapitre 3

II. Les multiplexeurs (circuit d’aiguillage)

I Description générale

Le multiplexeur permet de sélectionner une variable logique choisie parmi 2n

variables logique. C’est pour cette raison qu’il est aussi appelé sélecteur de
données.

L’aiguillage de l’entrée de données qui nous intéresse sur la sortie est

commandé par des entrées de sélection appelées des entrées d’adresse.

Multiplexeur :

2n entrées d’information (Do, … Dn-1)

n entrées d’adresse (sélection)
1 sortie S

Le code d’entrée « sélection » détermine

quelle entrée sera dirigée vers la sortie.

NB : dans le symbole ci-dessus, les entrées et sorties sont représentées par des flèches
épaisses afin d’indiquer qu’il peut y avoir plus d’un conducteur : un bus de données.

Un multiplexeur choisit une source de données d’entrée parmi n et transmet

celle-ci à la seule voie de sortie existante.

Doc.
Extrait de la documentation technique du décodeur 74HC151
technique (Texas Instrument)

IUT Vélizy – R&T / Emmanuelle Peuch 25

Chapitre 3

II Description VHDL

Description d’un multiplexeur 4 entrées / 1 sortie

C1 C0 S
0 0 D0
0 1 D1
1 0 D2
1 1 D3

(Vue externe)

II.1 Avec des instructions d’affectation conditionnelles

concurrentes

Instructions d’affectations dans le domaine concurrent p. 24

Pour décrire ce multiplexeur, nous allons utiliser les instructions

d’affectation conditionnelles.

IUT Vélizy – R&T / Emmanuelle Peuch 26

Chapitre 3

Instruction WHEN ELSE

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity MUX_4_vers_1 is
Port ( D0 : in std_logic;
D1 : in std_logic;
D2 : in std_logic;
D3 : in std_logic;
sel : in std_logic_vector(1 downto 0); -- regroupe C1 et C0
S : out std_logic);
end MUX_4_vers_1;

architecture version1 of MUX_4_vers_1 is

begin
S <= D0 when sel = "00" else
D1 when sel = "01" else
D2 when sel = "10" else
D3 ;
end version1;

Instruction With select WHEN

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity MUX_4_vers_1 is
Port ( E0 : in std_logic;
E1 : in std_logic;
E2 : in std_logic;
E3 : in std_logic;
sel : in std_logic_vector(1 downto 0);
S : out std_logic);
end MUX_4_vers_1;

IUT Vélizy – R&T / Emmanuelle Peuch 27

Chapitre 3

architecture version2 of MUX_4_vers_1 is

begin
with sel select
S <= D0 when "00",
D1 when "01",
D2 when "10",
D3 when others;
end version2;

II.2 Les applications du multiplexage :

Les applications du multiplexage sont nombreuses dans le domaine des

techniques numériques. Le multiplexage est également souvent utilisé dans
les affichages afin de réduire sensiblement le degré de complexité du
câblage ainsi que la consommation d’énergie.
Ils sont utilisés dans toutes les applications nécessitant des conversions de
données parallèles - série lors de la transmission d’information numérique
où les liaisons ne se font que sur une ligne.

IUT Vélizy – R&T / Emmanuelle Peuch 28

Chapitre 3

III. Les décodeurs - démultiplexeurs

I Description générale des décodeurs n vers 2n

Un décodeur possède n entrées

d’adresse : il y a donc 2n
combinaisons possibles donc 2n
sorties actives à 0 en générale.
Pour chaque combinaison des voies
d’entrée, une seule sortie est activée.

Doc.
Extrait de la documentation technique du décodeur - démultiplexeur
technique 74HC138 (Texas Instrument)

C’est un décodeur 3 vers 8.

Les sorties Y0 à Y7 sont actives à l’état
bas.

Symbole logique :

IUT Vélizy – R&T / Emmanuelle Peuch 29

Chapitre 3

Table de vérité :

Les décodeurs sont très utilisés dans de nombreuses applications et en

particulier dans la commande d’afficheurs, la sélection de boîtiers et d’adresses
mémoire.

II Description générale des démultiplexeurs

Un démultiplexeur effectue l’opération inverse du multiplexeur : il n’a qu’une

entrée et dirige celle-ci vers une sortie parmi plusieurs sorties.

Le démultiplexeur reçoit des

données d’une entrée et choisit de
les diriger vers une des N voies de
sortie possibles : il fonctionne
comme un commutateur.

Table de vérité d’un démultiplexeur 1 voie vers 8 voies : il faut donc trois
lignes d’adresse (entrées SELECT) pour valider une sortie parmi les huit.
IUT Vélizy – R&T / Emmanuelle Peuch 30
Chapitre 3

Sel2 Sel1 Sel0 O7 O6 O5 O4 O3 O2 O1 O0

0 0 0 1 1 1 1 1 1 1 D
0 0 1 1 1 1 1 1 1 D 1
0 1 0 1 1 1 1 1 D 1 1
0 1 1 1 1 1 1 D 1 1 1
1 0 0 1 1 1 D 1 1 1 1
1 0 1 1 1 D 1 1 1 1 1
1 1 0 1 D 1 1 1 1 1 1
1 1 1 D 1 1 1 1 1 1 1

Exemple : Si Sel2Sel1Sel0 = 001 alors les données d’entrée D sont

dirigées vers la sortie O1, les autres sorties restant à
l’état inactif haut.

 Dans la pratique, on remarque qu’un décodeur n’est autre qu’un

démultiplexeur dans lequel on a connecté l’entrée donnée à 0 : ainsi on
retrouve la table de vérité du décodeur 3 vers 8.
Les décodeurs sont beaucoup plus utilisés que les démultiplexeurs et ces
derniers ont pratiquement disparu des catalogues des constructeurs. Ainsi,
les décodeurs possèdent une ou plusieurs entrée de validation ce qui
permet de les utiliser si nécessaire en démultiplexeurs. Pour cela, les
entrées du code binaire jouent le rôle des entrées SELECT et l’entrée de
validation joue le rôle de l’entrée de données D. C’est pourquoi les
fabricants de circuits intégrés donnent souvent le nom de
décodeur/démultiplexeur à ce dispositif.

III Les décodeurs BCD décimaux et BCD 7 segments

Les décodeurs BCD décimaux possèdent 4 entrées (code BCD) et 10

sorties numérotées de 0 à 9.

Doc.
Extrait de la documentation technique du décodeur 74LS42 (Texas
technique Instrument)

IUT Vélizy – R&T / Emmanuelle Peuch 31

Chapitre 3

Commande d’afficheur 7 segments

Dans de nombreux affichages numériques, les dix chiffres 0 à 9, et parfois

les caractères hexadécimaux A à F, sont configurés au moyen de 7
segments.

Segments qui doivent être allumés pour former chacun des chiffres.

Chaque segment est formé d’un matériau qui émet de la lumière quand il
est traversé par un courant. Les matériaux les plus utilisés sont les
diodes électroluminescentes (LED).

Exemple : ci-dessus, on voir que pour former le chiffre 6 il faut allumer les
segments e, f, g, c et d et les segments a et b doivent être
éteints.

Pour piloter un tel afficheur on utilise un décodeur DCB – 7 segments. Ce

décodeur a donc quatre entrées : les 4 bits DCBA nécessaires pour coder les
chiffres 0 à 9 en binaire. Suivant la combinaison des 4 bits d’entrée, le
décodeur doit alors rendre actives les sorties qui vont permettre de faire
passer un courant dans les segments qui forment le chiffre décimal
correspondant (7 segments donc 7 sorties)

Exemple : pour former le chiffre 6

Entrées : DCBA = (0110)b
IUT Vélizy – R&T / Emmanuelle Peuch 32
Chapitre 3

Ce qui doit rendre actif les segments e, f, g, c et d

Doc.
Extrait de la documentation technique du décodeur
technique 74HC4511 (Texas Instrument)

IV Description VHDL

Cf TD et TP

IUT Vélizy – R&T / Emmanuelle Peuch 33

Chapitre 3

IV. Les encodeurs

I Description générale

Un encodeur a un certain nombre de

voies d’entrée, dont une seule est
active à la fois.

A une voie d’entrée correspond une

seule représentation de sortie sur N
bits (ici, sur trois bits).

Ici, dans notre exemple, nous avons un codeur octal/binaire (huit entrées/3
sorties).

Les sorties d’un codeur codent en binaire l’indice de l’entrée

activée, ou l’indice le plus élevé si deux entrées sont activées :
c’est ce qu’on appelle un codeur prioritaire.

Extrait de la documentation technique du codeur de priorité 8 lignes vers 3

Doc.
technique lignes 74 HC 148 (Texas Instrument)

Les données d’entrée et de sorties sont

actives à l’état bas.

IUT Vélizy – R&T / Emmanuelle Peuch 34

Chapitre 3

Symbole logique (norme IEE) :

Table de vérité :

 L’encodeur de priorité est fréquemment utilisé pour la gestion des

interruptions. Lorsque plusieurs dispositifs (périphériques par exemple)
veulent accéder à un même système (calculateur), ils envoient leur propre
demande d’accès (sous la forme d’une interruption) chacun sur une ligne
séparée. Comme le système ne peut satisfaire qu’un seul dispositif à la fois,
on établit un ordre de priorité parmi tous les dispositifs et il faut intercaler
un module indiquant au système :

 La présence ou l’absence d’une demande d’accès,

 Le numéro du dispositif demandeur le plus prioritaire.

II Description VHDL

Cf TD et TP
IUT Vélizy – R&T / Emmanuelle Peuch 35
Chapitre 3

IUT Vélizy – R&T / Emmanuelle Peuch 36