Scribd
Importer
27 vues14 pages

Simulation de photodiode avec Pspice

Ce document décrit un TP sur la simulation analytique d'une photodiode avec Pspice. Le TP comprend une partie théorique sur le fonctionnement des transistors MOS et la structure d'un circuit CMOS, ainsi qu'une partie pratique où les étudiants doivent concevoir et simuler un tel circuit avec Microwind.

Transféré par

حمداوي عبد الباسط
Copyright
© All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats DOCX, PDF, TXT ou lisez en ligne sur Scribd
27 vues14 pages

Simulation de photodiode avec Pspice

Ce document décrit un TP sur la simulation analytique d'une photodiode avec Pspice. Le TP comprend une partie théorique sur le fonctionnement des transistors MOS et la structure d'un circuit CMOS, ainsi qu'une partie pratique où les étudiants doivent concevoir et simuler un tel circuit avec Microwind.

Transféré par

حمداوي عبد الباسط
Copyright
© All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats DOCX, PDF, TXT ou lisez en ligne sur Scribd

République Algérienne Démocratique et Populaire

Ministère de l’enseignement supérieur et de la recherche


scientifique
Université Amar Thelidji – Laghouat

Faculté des Sciences
Département d’Electronique
Option : Master microelectronique

TP 2 : Simulation analytique de la photodiode avec Pspice

Réalisé par :
Hamdaoui Mohammed abdel basset
Grinat Hisham
debba ahmed badr eddine
Encadré par:
mahoub

Promotion : 2020/2021
 Partie theorique;

 L’état passant et bloqu e d’un NMOC et PMOS


 Dans un premier temps, on ne retient que les états bloqu ´ es et
´satures pour chacun des deux transistors. ´.
 Avec ces hypotheses, aucun courant de fuite : donc aucune perte (on
verra apres les limites de cette hypothèse).
. Dans un premier temps, on ne retient que les etats bloqu ´ es et
´satures pour chacun des deux transistors. ´.
 Avec ces hypotheses, aucun courant de fuite : donc aucune perte (on
verra apres les limites de cette hypoth ` ese).`
 Le transistor NMOS est donc passant si VG = VDD et bloque si ´ VG
= 0.
.
.
 Au contraire, un transistor PMOS est passant si VG = 0 et bloque´
si VG = VDD
 Regimes de fonctionnement des transistors ´ MOS

 Regimes de fonctionnement des transistors PMOS´


 La structur dun transisto CMOS
 La partie Pratique :

Dessin du circuit avec le module DSCH de Microwind :

 Réalisation de circuit cmos :

 Assurez-vous que le circuit fonctionne


 Créer le fichier verilog :

 Revenir à l’éditeur « lay-out » en cliquant sur « Back to editor »


 Simuler le circuit :
5. Répondez aux questions :

a. Voltage vs time :

B. Frequency vs time
c. voltage vs voltage :

D. voltage and current :


e. Id = f(Vd) LEVEL 1 :

F. Id = f(Vg) LEVEL 1 :


2. Après changes la technology:

3. Monter l’influence de la fréquence sur la réponse du signal :

Vous aimerez peut-être aussi