Scribd
Importer
55 vues1 page

Logigrammes et VHDL en DSP

Transféré par

Înēs Kbl
Copyright
© All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats PDF, TXT ou lisez en ligne sur Scribd
55 vues1 page

Logigrammes et VHDL en DSP

Transféré par

Înēs Kbl
Copyright
© All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats PDF, TXT ou lisez en ligne sur Scribd

Faculté de Technologie Master I- Réseaux et Télécommunications

Département de Génie Electrique 2019/2020

UEF 12.12 - DSP et FPGA


TD N°01

Exercice 1 :
A
1. Décrivez les portes logiques suivantes en VHDL : sout
B
ET, OU et XOR.
2. Décrivez en VHDL le circuit logique ci-contre : cout

Exercice 2 :
1. Complétez le code VHDL et le logigramme qui représente l'additionneur 1 bit suivant :

Library IEEE; architecture arch_add1 of ..................is


Use...........................
…………………………………………..
Entity add1................................................. s <= ((a xor b) xor ri);
r <= ((a and b) or (ri and (a xor b)));
…………………………………………..

Exercice 3 :
Réalisez le composant xor3 décrit par le schéma suivant
(en gardant les noms de signaux) en VHDL (Data flow :
Flot de données).

Exercice 4:
Ecrivez le code VHDL des sorties décrites par la table de vérité ci- inputs outputs
contre A B C F1 F2 F3
0 0 0 0 0 1
0 0 1 0 1 1
0 1 0 0 1 0
0 1 1 1 0 0
1 0 0 0 1 0
1 0 1 1 0 1
1 1 0 1 0 1
1 1 1 1 1 1

Vous aimerez peut-être aussi