0% ont trouvé ce document utile (0 vote)
139 vues24 pages

Système de Multiplexage PDH

Le document décrit la hiérarchie PDH utilisée pour le multiplexage de signaux numériques. Il explique les niveaux européens, américains et japonais de la hiérarchie PDH ainsi que les techniques de multiplexage du deuxième ordre.

Transféré par

Baci Med Elhadi
Copyright
© All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats PDF, TXT ou lisez en ligne sur Scribd
0% ont trouvé ce document utile (0 vote)
139 vues24 pages

Système de Multiplexage PDH

Le document décrit la hiérarchie PDH utilisée pour le multiplexage de signaux numériques. Il explique les niveaux européens, américains et japonais de la hiérarchie PDH ainsi que les techniques de multiplexage du deuxième ordre.

Transféré par

Baci Med Elhadi
Copyright
© All Rights Reserved
Nous prenons très au sérieux les droits relatifs au contenu. Si vous pensez qu’il s’agit de votre contenu, signalez une atteinte au droit d’auteur ici.
Formats disponibles
Téléchargez aux formats PDF, TXT ou lisez en ligne sur Scribd

Institut National des télécommunications et des

Technologies de l’Information et de la Communication

Réseau du Transmission Numérique

II. Système de Multiplexage PDH


Préparé par: Mr CHENIKA.A
Département:Spécialité.
Promotion: IGE 40.

Année universitaire: 2018-2019.


Mr CHENIKA, INTTIC
Plan de cours
INTRODUCTION
I

II HIÉRARCHIE EUROPÉENNE

HIÉRARCHIE AMÉRICAINE et JAPONAISE


III

JUSTIFICATION
IV

MULTIPLEXAGE DU DEUXIÈME ORDRE


V

MULTIPLEXAGE D’ORDRES SUPÉRIEURS


VI

Résumé
VII

Mr CHENIKA, INTTIC
Introduction
 Les interfaces E1 (2 Mbps) sont utilisées pour le multiplexage de
30 voies de type E0 (64 kbps) seulement.
 Vu le nombre important des utilisateurs, ainsi l’augmentation de
trafic de données, exige de plus en plus des liens très haut débit.
 Les administrateurs de réseaux doivent être capables d’installer
des réseaux de transport qui répondent à ces exigences.
 Le multiplexage aux niveaux supérieurs est la solution, d’où
l’apparition du système PDH.

Mr CHENIKA, INTTIC
 Hiérarchie PDH (définition)
 La hiérarchie numérique plésiochrone ou PDH (en anglais Plesiochronous
Digital Hierarchy ) est une technologie utilisée dans les réseaux de
télécommunications (dans les années 70-80) pour objectif initial: répondre à
la demande de la téléphonie (l’évolution du réseau téléphonique).
 Le terme « plésiochronous » vient du grec plesio (proche)
et chronous (temps) "presque synchrone" et reflète le fait que les réseaux
PDH utilisent des éléments non parfaitement synchronisés: ils ont un même
débit nominal, mais ce dernier diffère légèrement en fonction de l'horloge de
traitement local.
 PDH permet de multiplexer et de transporter des éléments binaires de débit
inférieur en les transmettant à des débits supérieurs.

Mr CHENIKA, INTTIC
Hiérarchie PDH européenne
 Pour parvenir au multiplexage de plusieurs voies téléphoniques,
simultanément sur un même circuit, les Européens ont adopté la
trame MIC qui permet de multiplexer 30 canaux de parole, avec
signalisation et synchronisation, sur un support à 2,048 Mbps (E1).
 Le multiplex primaire à 30 voies est regroupé par ensembles de 4
pour fournir un multiplex du second ordre de 120 voies à 8,448 Mbps
(E2).
 Nous constatons cependant que le débit d'un multiplex d’ordre
supérieur est plus élevé que la somme des débits des ordres
inférieurs qui le constituent, car on insère dans la trame des octets
de bourrage pour individualiser les 4 multiplex constituants et pour
ne pas synchroniser entre eux (chaque circuit fonctionne avec son
horloge propre).

Mr CHENIKA, INTTIC
Hiérarchie PDH européenne (suite)
 À partir de ce multiplexage de base, toute une hiérarchie a été définie basée
sur un multiple du canal de base à 64 kbps (E0), on définit 4 niveaux du
E1jusqu’au E4, cette hiérarchie est normalisée par ITU-T (G.732)

E1 = 2,048 Mbps (30 voies) (2Mbps)


E2 = 8,448 Mbps = 4* E1 (120 voies) (8Mbps)
E3 = 34,368 Mbps = 4*E2 (480 voies) (34Mbps)
E4 = 139,264 Mbps = 4*E3 (1920 voies) (140Mbps)
E5 = 564,992Mbps = 4*E4 (7680 voies) (565Mbps) (non normalisé)

[Link]

Mr CHENIKA, INTTIC
Hiérarchie américaine ( et japonaise )
 Les Américains ont adopté un multiplex de 24 voies appelé PCM
( Pulse Code Modulation ).
 L'échantillonnage s'effectue 8000 fois par seconde ( 8 000 Hz )
Le codage s'effectue sur 7 bits ( 128 échelons ).
Le débit utile par voie est donc de 8 000 x 7 = 56 kbps;
Un bit par voie sert à la signalisation de cette voie.
 Un bit est ajouté pour la synchronisation de la trame de 125 µs.
 Le débit sur le support est donc de :
(7 + 1) bits x 24 = 192 +1 = 193 x 8 000 = 1,544 Mbps.

Mr CHENIKA, INTTIC
Hiérarchie américaine
 La hiérarchie américaine définit 3 niveaux du DS1 jusqu’au DS3,
normalisée par ANSI (American National Standards Institute)
(G733).
 Le multiplex de base est appelé DS-1
 DS-1 = 1,544 Mbps (24 voies)
 DS-2 = 4*DS-1 6,312 Mbps (96 voies)
 DS-3 = 5*DS-2 32,064 Mbps (480 voies) (Japon)
 DS-3 = 7*DS-2 44,736 Mbps (672 voies) (Etat Unis)
 DS-4 = 3*DS-3j 97,728 Mbps (1440 voies) (Japon) (non normalisé)
 DS-4 =6*DS-3a 274,176 Mbps (4032 voies) (Etat Unis) (non normalisé)

Mr CHENIKA, INTTIC
Divergence des débits.
 Hiérarchie PDH :
 Europe Etats Unis Japon

 E-4 = 139,264 Mbps


 E-3 = 34,368 Mbps DS-3 = 44,736 Mbps 32,064
Mbps
 E-2 = 8,448 Mbps DS-2 = 6,312 Mbps 6,312
Mbps
 E-1 = 2,048 Mbps DS-1 = 1,544 Mbps 1,544
Mbps

[Link]

Mr CHENIKA, INTTIC
Type d’entrelacement

 Trame à mots  Trame à bits


entrelacés entrelacés
Bit n
12 AB
A 3 Bit 1 I
B Bit 2
C b
Bit 3

D Bit 4

E
I

Mr CHENIKA, INTTIC
L’asynchronisme des systèmes

 Tous les systèmes ne peuvent pas être parfaitement


synchrones
 Imperfection des horloges
 Des délais de transmission différents
 Comment re-synchroniser ?
 Asservissement d’horloge
 Buffers à décalage pour absorber les écarts
 Mécanisme de justification.
Permet d’adapter un signal à débit variable à une entité de débit fixe.

[Link]

Mr CHENIKA, INTTIC
Les mécanismes de justification

 Justification positive
 Lorsque le débit de sortie (hors overhead) est potentiellement supérieur
au débit d’entrée.
 Des emplacements (bits/octets de justification) sont disponibles avec les
données.
 Des bits de signalisation indiquent l’utilisation de ces emplacements
(sans signification/bourrages)

Mr CHENIKA, INTTIC
Les mécanismes de justification

 Justification négative
 Lorsque le débit de sortie (hors overhead) est potentiellement inférieur au
débit d’entrée
 Des emplacements (bits/octets) sont disponibles dans les données
 Des bits de signalisation indiquent l’utilisation de ces emplacements
(données).

Mr CHENIKA, INTTIC
Les mécanismes de justification (demo)

Mr CHENIKA, INTTIC
Multiplexage du deuxième ordre (TNM2/8)

 Le débit E2 (8,448Mbps) est supérieur à la somme des 4 débits


plésiochrones d’affluents E1(2,048 Mbps).
 On utilise la justification positive pour augmenter le débit de chaque
signal incident et l'amener à un débit commun.
 Insertion non systématique d'un bit (J) par trame incidente dans un
emplacement (PJ = positionnement de justification).
 PJ = soit bit J soit bit de donnée.

 Ces débits sont à nouveau augmentés jusqu'à un débit utile pour


former la trame par l’insertion des bites de gestion (synchronisation
(MVT) et signalisation).

Mr CHENIKA, INTTIC
Multiplexage du deuxième ordre (TNM2/8)

 Synchronisation des signaux plésiochrones

Débit utile 2,112 Mbps


Débit commun 2,052 Mbps
Débit maxi
Débit nominal 2,048 Mbps
Débit mini

Mr CHENIKA, INTTIC
Structure de la trame de multiplexe TNM 2/8

 Constitution de la trame : 4 secteurs (groupes) de 212 bits (848 bits=


24+ 824)
 Débit de 8,448 Mbit/s.

 La durée de trame est 100,4µs.

Bloc informations I Bloc informations I Bloc informations I P Bloc informations


Bloc Entrelacées Entrelacées Entrelacées Entrelacées
service J J J J
4 x 50 bits 4 x 52 bits 4 x 52 bits 4 x 51 bits

12 200 4 208 4 208 4 4 204


bits bits bits bits bits bits bits bits bits

Mr CHENIKA, INTTIC
TNM 2/8

 1er secteur

Bloc informations I Bloc informations I Bloc informations I P Bloc informations


Bloc
Entrelacées Entrelacées Entrelacées Entrelacées
service
4 x 50 bits J 4 x 52 bits J 4 x 52 bits J J 4 x 51 bits

12 200 4 208 4 208 4 4 204


bits bits bits bits bits bits bits bits bits

 Un bloc de service de 12 bits


 Un MVT de 10 bits (1111010000)
 Une alarme distante
 Un bit de parité
 50 bits d'informations pour chaque signal incident

Mr CHENIKA, INTTIC
TNM 2/8

 2ème et 3ème secteur

Bloc informations I Bloc informations I Bloc informations I P Bloc informations


Bloc
Entrelacées Entrelacées Entrelacées Entrelacées
service
4 x 50 bits J 4 x 52 bits J 4 x 52 bits J J 4 x 51 bits

12 200 4 208 4 208 4 4 204


bits bits bits bits bits bits bits bits bits

 Un bit IJ pour chaque signal incident


 52 bits d'informations pour chaque signal incident
 Si IJ= ’1’ présence de justification.
 Si IJ=‘0’ pas de justification.

Mr CHENIKA, INTTIC
TNM 2/8

 4ème secteur

Bloc informations I Bloc informations I Bloc informations I P Bloc informations


Bloc
Entrelacées Entrelacées Entrelacées Entrelacées
service
4 x 50 bits J 4 x 52 bits J 4 x 52 bits J J 4 x 51 bits

12 200 4 208 4 208 4 4 204


bits bits bits bits bits bits bits bits bits
Un bit IJ pour chaque signal incident
Un emplacement PJ
 Soit un bit J de justification
 Soit un bit d'information
51 bits d'informations pour chaque signal incident
La décision sur la présence de justification est prise par la majorité de bits IJ

Mr CHENIKA, INTTIC
Structure de la trame de multiplexe TNM 8/34

 La trame se compose de 4
affluents E2 et elle a un
débit de 34,368 Mbit/s
 La trame est composée de
1536 bits,
 ce qui correspond à une
durée de 44,69 µs.

Structure de la trame de multiplexage à 34.368 kbit/s

Mr CHENIKA, INTTIC
Structure de la trame de multiplexe TNM 34/140

 La trame se compose de 4
affluents E3 et elle a un
débit de 139,264 Mbit/s.
 La trame est composée de
2928 bits,
 ce qui correspond à une
durée de 21.02 µs.

Structure de la trame de multiplexage à 139,264 Mbps

Mr CHENIKA, INTTIC
Inconvénients : PDH.
 Limitation de débit maximal normalisé à 140Mbps, au-delà
chaque constructeur utilise sa propre interface optique.
 Complexité de connexion entre les équipements fonctionnant à
des débits différents (Absence de normalisation).
 Topologie des liaisons uniquement en point à point
 Difficulté pour les MIE (Multiplexeur à Insertion Extraction)
 il n’est pas possible d’identifier un multiplex particulier dans le brin
porteur : nécessité de multiplexer (et dé-) à plusieurs niveaux

34 Mbps
140 Mbps 140 Mbps
8 Mbps

2 Mbps
 Ne prévoit pas l'existence de canaux de gestion et ne permet pas
une centralisation de l’exploitation d’un réseau.
Mr CHENIKA, INTTIC
C’est le moment du TEST !
 Quelles sont les hiérarchies numériques PDH adoptées.
 Norme Européen, Norme Américaine, Norme Japonaise.
 Que faut-il faire pour synchroniser les affluents dans un système plésiochrone ?
Quel type utilisé dans le système PDH.
 Utilisé le mécanisme de justification, c’est la justification positive .
 Combien d’opérations de démultiplexage on doit faire pour récupérer un flux de
2Mbps à partir d’un signal de 140Mbps.
 3 opérations
 Quel type d’entrelacement temporel est utilisé dans le PDH.
 Entrelacement bit par bit.
 Dans une justification positive, quelle est la nature de bit de justification?
 Bit sans signification (Bourrage). 
 Pour quoi la récupération d’un multiplex d’ordre inférieur nécessite le démultiplexage ?
 La réponse se trouve dans cette diapo !!!!!?

Mr CHENIKA, INTTIC

Vous aimerez peut-être aussi