Conception avances des circuits intgrs analogiques.

Convertisseurs A/N et N/A

Conversions analogique - numrique et numrique - analogique.

I.

Introduction.

Le monde physique est par nature analogique (dans la quasi-totalit des cas). Il est peru via
des signaux analogiques (son, ondes visuelles, etc.) qui peuvent tre traits par des systmes
analogiques (cf. Fig. I.1).
Traitement
analogique

x(t)

y(t)

Fig. I.1 Traitement analogique.

Depuis une vingtaine dannes, le traitement numrique des donnes prend le pas sur les
approches purement analogiques. Le recours au numrique permet en effet un stockage ais
de linformation, une excellente reproductibilit des traitements, la possibilit de dvelopper
relativement aisment des fonctionnalits complexes, une rduction des cots de production,
etc.
Linterface ncessaire entre le monde analogique et un traitement numrique donn est ralis
par des convertisseurs analogique numrique (CAN, ou ADC pour Analog to Digital
Converter en anglais1) et numrique analogique (CNA, ou DAC pour Digital to Analog
Converter). Le rle dun CAN est de convertir un signal analogique en un signal numrique
pouvant tre trait par une logique numrique, et le rle dun CNA est de reconvertir le signal
numrique une fois trait en un signal analogique (cf. Fig. I.2).

x [k]
x(t)

CAN

y [k]
Traitement
numrique

CNA

y(t)

Fig. I.2 Conversions et traitement numrique des donnes.

Les parties suivantes dcrivent les principes de conversion et les architectures des CAN
(partie II) et des CNA (partie III).

Ce cours utilise frquemment des termes et abrviations en langue anglaise, on les retrouve dans la
documentation technique, les livres de rfrences et les publications scientifiques .
[Link]/~dutertre/[Link] - 2009

Conception avances des circuits intgrs [Link] A/N et N/A

II. Conversion analogique numrique.

II.1. Principe de la conversion analogique numrique.
Dfinition : Un convertisseur analogique numrique (CAN) est un dispositif lectronique
permettant la conversion dun signal analogique en un signal numrique.

Cette premire dfinition pour tre complte en appelle deux autres, celles des signaux
analogiques et numriques :
Signal analogique : signal continu en temps et en amplitude.
Signal numrique : signal chantillonn et quantifi, discret en temps et en amplitude.

Conceptuellement, la conversion analogique numrique peut tre divise en trois tapes :

lchantillonnage temporel, la quantification et le codage.
La figure II.1 prsente successivement ces trois tapes pour un CAN dont la sortie du signal

011

100

011

011

010

001

010

101

vq [k]

0 Tech

(i)

110

vech ([Link])

111

va(t)

011
101

numrique est sur 3 bits :

t
( ii )

k
( iii )

Fig. II.1 (i) signal analogique (ii) signal chantillonn (iii) puis quantifi.
Un signal analogique, va(t) continu en temps et en amplitude (i) est chantillonn une
priode dchantillonnage constante Tech. On obtient alors un signal chantillonn
vech([Link]) discret en temps et continu en amplitude (ii). Ce dernier est ensuite quantifi, on
obtient alors un signal numrique vq[k] discret en temps et en amplitude (iii). La
quantification est lie la rsolution du CAN (son nombre de bits) ; dans lexemple
prcdent vq[k] peut prendre huit amplitudes diffrentes (soit 23, 3 tant le nombre de bits du
CAN). La figure [Link] prsente galement le code numrique sur trois bits (en code binaire
naturel) associ vq[k] en fonction du temps.
Les notions prcdentes seront approfondies dans les parties suivantes.

La figure II.2 prsente le symbole dun CAN N bits qui sera utilis dans la suite de ce cours.
[Link]/~dutertre/[Link] - 2009

Conception avances des circuits intgrs [Link] A/N et N/A

va(t)

b1
b2

CAN

vq [k]
N bits

bN

Fig. II.2 Convertisseur analogique numrique.

II.2. Aspects temporels et frquentiels de lchantillonnage.
Lobtention dun signal chantillonn xech([Link]) partir dun signal analogique x(t) peut tre
modlise mathmatiquement dans le domaine temporel par la multiplication de x(t) par un
peigne de Dirac de priode Tech (not Tech (t) ):
xech (k .Tech ) = x(t ). Tech (t ) = x(t ). (t k .Tech )
k

Lchantillonnage est illustr graphiquement dans le domaine temporel aux points (i), (ii) et
(iii) de la figure II.3.
domaine temporel

domaine frquentiel

x(t)
X(f)
(i)

( iv )

Tech (t)

fmax

* convolution
fech (f)

multiplication

(v)

1 / Tech

( ii )
0 Tech

-fech

fech

xech ([Link])
Xech (f) x Tech
( iii )

( vi )

0 Tech

-fech

fmax

fech

Fig. II.3 Echantillonnage dun signal analogique.

Lchantillonnage peut galement tre dcris graphiquement dans le domaine frquentiel.

[Link]/~dutertre/[Link] - 2009

Conception avances des circuits intgrs [Link] A/N et N/A

Au signal analogique x(t), est associ dans le domaine frquentiel le spectre X(f) (cf.
Fig. [Link]) stendant sur une bande de frquence de fmax fmax.
Lon rappelle un certain nombre de rsultats dmontrs en cours danalyse de Fourier :
-

Une multiplication dans le domaine temporel correspond un produit de convolution

dans le domaine spectral (et inversement),

La transforme de Fourier dun peigne de Dirac temporel, de priode Tech, et

damplitude 1, est un peigne de Dirac dans le domaine frquentiel, de priode
fech = 1 / Tech et damplitude 1 / Tech.

Ainsi, la multiplication temporelle x(t).Tech(t) on fait correspondre dans le domaine

frquentiel le produit de convolution X(f)* fech(f) (fech(f) tant la transforme de Fourier de
Tech(t), cf. point (v) de la Fig. II.3). Le rsultat de ce produit de convolution (Fig. [Link]) est
la transforme de Fourier du signal chantillonn xech([Link]). On obtient le spectre X(f) rpt
toutes les frquences multiples de la frquence dchantillonnage (centrs sur les [Link], k
entier), un facteur multiplicatif prs sur lamplitude Tech introduit par le peigne frquentiel
de Dirac.

Une approche graphique dans le domaine spectrale permet dillustrer la rcupration de

linformation contenue dans un signal chantillonn par un filtrage passe bas (cf. Fig. II.4). En
supposant un filtrage passe bas parfait (un tel filtre est impossible raliser) sur la bande de
frquence de fech/2 fech/2 (appele bande de Nyquist, le frquence fech/2 tant appele
frquence de Nyquist), on retrouve le spectre X(f) et donc le signal temporel qui y
correspond x(t).
X(f)

Xech (f) x Tech

filtrage

-fech

- fech / 2

fmax

fech / 2

fech

-fech

- fech / 2

fmax

fech / 2

fech

x(t)

Fig. II.4 Rcupration de linformation par filtrage passe bas.

[Link]/~dutertre/[Link] - 2009

Conception avances des circuits intgrs [Link] A/N et N/A

Notion de repliement de spectre (aliasing).

Les illustrations graphiques prcdentes correspondent au cas o fech/2 > fmax. Dans le cas o
on augmente la priode dchantillonnage (on a alors fech qui diminue) il apparat un
phnomne de recouvrement spectral illustr figure II.5.
xech ([Link])
Xech (f) / Tech

Tech

-fech

fech

Fig. II.5 Repliement de spectre.

Ce phnomne apparat ds lors que fmax, la plus grande frquence de la partie du spectre
centr sur 0, devient suprieur fech - fmax la plus basse frquence de la partie du spectre
centre sur fech ; les parties du spectre qui se superposent sajoutent, et on obtient le spectre
repli de la figure prcdente. Il nest plus possible de rcuprer le signal analogique de
dpart par filtrage passe bas.
La contrainte qui en dcoule sur la frquence dchantillonnage pour viter le repliement
scrit mathmatiquement :
fech > [Link]
Elle snonce sous la forme du thorme de Shannon, ou thorme de lchantillonnage :
"Un signal x(t) peut tre reprsent de manire univoque par une suite de valeurs
chantillonnes si la frquence dchantillonnage, fech, est au moins deux fois plus leve que
la plus grande des frquences, fmax, contenues dans le spectre."
A titre dexemple, la plage de frquences audio que nous percevons stend de 20 Hz
20 kHz, ce qui explique le choix de la frquence dchantillonnage des CD qui a t fixe
44,1 kHz (avec une lgre marge, entre autre, lie la difficult de raliser des filtres
abruptes).

Le spectre rel est gnralement de largeur infinie ( cause du bruit, ou de signaux interfrents
non dsirs), il y a donc toujours un phnomne de repliement spectral susceptible de ramener
dans la bande de Nyquist, du bruit ou un signal dinterfrence. Do la ncessit de toujours

[Link]/~dutertre/[Link] - 2009

Conception avances des circuits intgrs [Link] A/N et N/A

inclure un filtre passe bas anti-repliement (anti-aliasing filter) ayant une frquence de coupure
fech/2 devant un CAN.

II.3. Caractristiques des convertisseurs analogique - numrique idaux.

On ne sintressera dans le cadre de ce cours quaux seuls CAN quantification uniforme.
Caractristique de transfert.
Le pas de quantification et la prcision dun CAN dpendent du nombre de bits en sortie,
appel rsolution. Pour un CAN N bits, le nombre dtats possibles en sortie est 2N, ce qui
permet dexprimer des signaux numriques de 0 2N-1 en code binaire naturel.
Un CAN est caractris galement par la plage de variation acceptable de la tension
analogique dentre, appele Pleine Echelle (FS pour Full Scale en anglais) et que nous
noterons VPE.
La pleine chelle est divise en autant de plages dgale dimension (cas de la quantification
uniforme) quil y a dtats possibles de la sortie numrique. Chaque plage est associe un
code numrique reprsentant la tension analogique dentre.
La figure II.6 reprsente la caractristique de transfert idale (sans dfaut) en escalier dun
CAN 3 bits.
sortie
numrique
111
110
101

100
011
010
001
000
0

VS1

VS2

VS3

VS4

VS5

VS6

VS7

VPE

va
tension dentre
analogique

Fig. II.6 Caractristique de transfert idale dun CAN quantification linaire par dfaut.
On dfinit le quantum, ou LSB (pour Least Significant Bit, le bit de poids faible) comme
tant la dimension de ces plages. On le note q et lobtient par :
[Link]/~dutertre/[Link] - 2009

Conception avances des circuits intgrs [Link] A/N et N/A

q = LSB =

V PE
2N

(il y a bien 2N "marches" "lescalier")

Les tensions de seuil VSk, correspondant aux transitions entre les codes de sortie, sont telles
que :
VSk = k.q

k{1,,7}

ce qui correspond une quantification linaire par dfaut.

Sur la figure prcdente est galement porte en pointill la droite de transfert idale ; elle
correspond un CAN de rsolution infinie (un tel CAN nexiste pas).

Plus la rsolution dun CAN est leve, plus la sortie numrique est une image prcise du
signal analogique dentre comme lillustre le tableau II.1 pour une tension de pleine chelle
de 5V.
N

quantum

19,5 mV

10

4,8 mV

12

1,22 mV

14

305 V

Tab. II.1 Quantum dun CAN en fonction de sa rsolution (VPE=5V).

Erreur de quantification (ou de codage) : diffrence entre la valeur du signal chantillonn

et la valeur analogique dentre correspondant au code de sortie (correspondance donne par
la droite de transfert idale), lerreur de codage est exprime en LSB. La figure II.7 donne
lerreur de codage dun CAN 3 bits pour une quantification linaire par dfaut.
erreur de
codage
1 LSB

VS1

VS2

VS3

VS4

VS5

VS6

VS7

VPE

va
tension dentre
analogique

Fig. II.7. Erreur de codage de la quantification linaire par dfaut.

Lerreur de quantification est comprise entre 0 et 1 LSB. Ainsi, tous les signaux analogiques
compris entre VS2 et VS3, par exemple, sont reprsents par le code binaire 010.
[Link]/~dutertre/[Link] - 2009

Conception avances des circuits intgrs [Link] A/N et N/A

Ce type derreur est inhrent aux CAN, il est li ltape de quantification.

Plus la rsolution (le nombre de bits) dun CAN est leve plus lerreur de quantification est
rduite.

Un simple changement de convention, dans la fixation des tensions de seuil, permet de rduire
lerreur de quantification en valeur absolue. Ainsi, on utilisera plutt la quantification linaire
centre, pour laquelle la droite de transfert idale passe par le centre des "marches" de la
caractristique (cf. Fig. II.8).
sortie
numrique

3/2q

111
110
101

100
011
010 1/2q
001
000
0

VS1 q VS2 2q VS3 3q VS4 4q VS5 5q VS6 6q VS7 7q

VPE

va
tension dentre
analogique

Fig. II.8 Caractristique de transfert dun CAN quantification linaire centre.

La droite de transfert idale coupe la caractristique idale de transfert pour va = k.q tel que
k{1,,2N-1}(cf. points sur la figure). On obtient la caractristique pour une quantification
linaire centre en dcalant vers la gauche de LSB la caractristique correspondant une
quantification linaire par dfaut. A noter que le premier palier mesure LSB et le dernier
3/2LSB.

La figure II.9 donne lerreur de codage pour une quantification linaire centre. Elle varie
entre - LSB et + LSB (sauf pour le dernier palier ou elle peut atteindre 1LSB pour la
pleine chelle).

[Link]/~dutertre/[Link] - 2009

Conception avances des circuits intgrs [Link] A/N et N/A

erreur de
codage
LSB
0
- LSB

2q

3q

4q

5q

6q

7q

va

VPE

tension dentre
analogique

Fig. II.9 Erreur de codage de la quantification linaire centre.

CAN bipolaire.
Les caractristiques prcdentes sont celles de CAN unipolaires dont la tension analogique
dentre est positive. Bien souvent, un mme CAN peut tre configur galement en mode

bipolaire de faon accepter une tension analogique dentre ngative ou positive (la plage
de variation est alors symtrique entre -VPE et +VPE). La figure II.10 prsente la
caractristique de transfert correspondante.
sortie
numrique

3/2q

111

110

101
100

- VPE / 2 -3q

-2q

-q

2q

3q

VPE / 2

va

tension dentre
analogique

011

010

1/2q
001

000

Fig. II.10 Caractristique de transfert dun CAN bipolaire.

Bruit de quantification.
Considrons un signal analogique dentre triangulaire damplitude VPE q et de pente ,
lerreur de quantification correspondante est reporte avec le signal sur la figure II.11. On
note Eq(t) lerreur de quantification, cest un motif en dents de scies variant entre - LSB et +
LSB et de pente galement .

[Link]/~dutertre/[Link] - 2009

Conception avances des circuits intgrs [Link] A/N et N/A

vtriangulaire (t)
VPE / 2 q / 2

Ttri / 2

Ttri

- VPE / 2 + q / 2

erreur de
quantification
LSB
0

- LSB

Fig. II.11 Erreur de quantification dun signal triangulaire.

On assimile lerreur de quantification un bruit dont on calcule la puissance moyenne (pour
une rsistance normalise de 1) :

Pbruit

1
=
Ttri

Ttri

2
q

(t )dt

tel que Eq(t) = t sur des intervalles t = q/ do

t / 2

Pbruit

1
=
2 t 2 dt
t t / 2

Pbruit =
Pbruit =

Soit

q / 2

2 2

t dt

q / 2

q2
12

On admettra que ce rsultat est valide2 pour un signal pleine chelle triangulaire ou sinusodal
ds que la rsolution est suprieure 6.

Le rapport signal sur bruit (SNR pour Signal to Noise Ratio) dun CAN idal est dfinit
pour une entre sinusodale pleine chelle, cest le quotient entre la valeur efficace du signal
Veff,

sinus

et celle du bruit Veff,

bruit

(sagissant dun CAN idal le bruit se rduit au bruit de

quantification) :

SNR =

Veff , sinus
Veff ,bruit

Pour une quantification linaire par dfaut on a Pbruit = q2 / 3.

[Link]/~dutertre/[Link] - 2009

10

Conception avances des circuits intgrs [Link] A/N et N/A

V PE

Veff ,sinus =

Et

Veff ,bruit = Pbruit =

Do

SNR = 6 .2 N 1

Soit en dB

SNRdB = 20 log SNR = 6,02N+1,76

2 2

2 N 1 q
2

Avec

q
12

Le SNR dun CAN augmente avec sa rsolution (gain de 6 dB par bit supplmentaire).
Ce rsultat reprsente le SNR maximal atteignable pour un convertisseur (il nest valable que
pour un signal sinusodal pleine chelle).

Codage.
En mode unipolaire le codage le plus couramment utilis est le code binaire naturel. Un mot
binaire scrit :

b1 b2 . bN-1 bN

avec b1 le bit de poids fort (PF, ou MSB Most

Significant Bit ) et bN le bit de poids faible (pf, ou LSB Less Significant Bit ), le nombre
dcimal correspondant est : D = b1.2N-1 + b2.2N-2 + bN-1.21 + bN.20.
A un code D donn correspond la tension : V = q.( b1.2N-1 + b2.2N-2 + + bN-1.21 + bN.20 )
V = VPE.( b1 / 2 + b2 / 22 + + bN / 2N )

ou encore

En fonction de larchitecture du CAN considr on peut tre amen manipuler un code

thermomtre. Par comparaison avec un code binaire classique sur N bits il scrit avec 2N-1
bits (cf. Tab. II.2).
D

binaire

code thermomtre

111

1111111

110

0111111

101

0011111

100

0001111

011

0000111

010

0000011

001

0000001

000

0000000

Tab. II.2 Code thermomtre.

En mode bipolaire, on peut utiliser plusieurs codes courants prsents table II.3.
Le code binaire sign est obtenu en rajoutant un bit de signe devant le MSB au code binaire
naturel. Pour un bit de signe nul, le nombre est positif, il est ngatif pour un bit gale un.
[Link]/~dutertre/[Link] - 2009

11

Conception avances des circuits intgrs [Link] A/N et N/A

Le code binaire sign est peu propice aux oprations arithmtiques.

binaire
dcal

complment
2

011

111

011

010

110

010

001

101

001

000/100

100

000

-1

101

011

111

-2

110

010

110

-3

111

001

101

-4

000

100

sign

Tab. II.3 Codes bipolaires.

Le code binaire dcal consiste, comme son nom lindique, dcaler le code binaire naturel.
Il permet de

compter de -2N-1 2N-1-1. b1 fait office de bit de signe. Cest un code

frquemment utilis dans les CANs.

Le code complment 2 correspond au code binaire dcal avec complmentation du bit de
signe. Pour les nombres positifs on retrouve le code binaire naturel. Ce code doit son succs
sa facilit dimplmentation au niveau des oprateurs logiques.

II.4. Caractristiques des convertisseurs analogiques numriques rels.

En plus de lerreur systmatique de quantification les CANs rels prsentent des dfauts que
lon classe en paramtres statiques et dynamiques.

Paramtres statiques.
Erreur doffset (erreur de dcalage) : on appelle offset un dcalage horizontal de la
caractristique de transfert dun CAN, lerreur doffset est exprime usuellement en LSB (cf.
Fig. III.1). Une mesure de loffset peut tre faite en retranchant LSB la premire tension
de seuil VS1.

Erreur de gain : lerreur de gain permet de mesurer lcart entre la pente de la caractristique
idale de transfert et la pente de la caractristique relle obtenue par rgression linaire des
centres des paliers (cf. Fig. II.12 galement).

[Link]/~dutertre/[Link] - 2009

12

Conception avances des circuits intgrs [Link] A/N et N/A

sortie
numrique

sortie
numrique

111

111

110

110

101

101

100

100

011

erreur
de
gain

011
offset

010

010

001

001

000
0

2q

3q

4q

5q

6q

7q

VPE

000
0

va

2q

3q

4q

5q

6q

tension dentre
analogique

7q

VPE

va
tension dentre
analogique

Fig. II.12 Erreurs doffset et de gain.

Non linarits.
Les erreurs de non linarit caractrisent les variations locales des tensions de seuil. On
distingue non linarits diffrentielles (DNL pour Differential Non Linearity) et intgrales
(INL pour Integral Non Linearity). Elles sont mesures aprs annulation des erreurs doffset
et de gain. Elles sont exprimes en LSB.

La DNL reprsente lcart entre la dimension relle dun palier de la caractristique de

transfert relle et la dimension idale (1 LSB) :

DNL(k ) =

(VSk +1 VSk ) q
q

(cf. Fig. II.13)

sortie
numrique
111
110
101
INL

100

011
010

DNL = L 1 LSB

001
000
0

2q

3q

4q

5q

6q

7q

VPE

va
tension dentre
analogique

Fig. II.13 Non linarits diffrentielles et intgrales.

[Link]/~dutertre/[Link] - 2009

13

Conception avances des circuits intgrs [Link] A/N et N/A

LINL, est une reprsentation cumulative des DNL, elle matrialise lcart entre le centre
dun palier et la droite de transfert idale :
INL(k ) =

VSk VSk idale

q

= DNL( j ) (cf. Fig. II.13)

jk

Erreur de code manquant : on parle derreur de code manquant quand un des codes de
sortie napparat jamais quelque soit la valeur de la tension analogique dentre (cf. Fig. II.14,
o le code 010 est manquant). Si les DNL dun CAN sont strictement comprises entre - LSB
et + LSB, il ne peut pas y avoir de code manquant.
sortie
numrique
111
110
101
100
non
monotonicit

011
code
manquant

010
001
000
0

2q

3q

4q

5q

6q

7q

VPE

va
tension dentre
analogique

Fig. II.14 Code manquant et non monotonicit.

Monotonicit : Il y a erreur de monotonicit lorsque les codes numriques en sortie ne se

succdent pas de faon croissante pour un signal dentre croissant (cf. Fig. II.14).

Paramtres dynamiques.
Les paramtres dynamiques permettent de mesurer la dgradation du signal numrique en
sortie dun CAN par rapport au signal analogique dentre.
Ils sont mesurs par analyse spectrale. Le CAN caractris est soumis en entre un signal
analogique sinusodal pleine chelle (gnralement). Les dfauts du CAN rel entranent la
prsence de bruit et dharmoniques du signal dentre en sortie. La figure II.15 donne le
spectre correspondant en sortie, calcul par FFT (Fast Fourier Transform, ou transforme de
Fourier rapide). On retrouve le fondamental damplitude a1 la frquence fsin, ainsi que des
harmoniques damplitudes ak aux frquences [Link]. Il y a galement prsence de bruit (le bruit
[Link]/~dutertre/[Link] - 2009

14

Conception avances des circuits intgrs [Link] A/N et N/A

de quantification bien videment mais aussi le bruit cr par les diffrents dfauts du CAN).
On rencontre parfois galement des raies dans le spectre qui mergent du niveau de bruit
moyen des frquences non harmoniques de la sinusode dentre, on les nomme Spurious
(cf. la raie damplitude s Fig. II.15).
amplitude
a1

SFDR
aDC

a2
a3

bruit

fsin

[Link]

[Link]

ak
[Link]

frquence

Fig. II.15 Spectre en sortie pour la mesure des paramtres dynamiques.

La suite de ce paragraphe dcrit les principaux paramtres dynamiques.

SNR (Signal to Noise Ratio), rapport signal sur bruit hors distorsion :
Il reprsente le rapport entre la puissance du signal (le fondamental) et la puissance de bruit
(sans prendre en compte la composante continue et les harmoniques).

Psignal
SNRdB = [Link]
Pbruit

Le SNR mesur dans un cas pratique sera ncessairement infrieur au SNR thorique explicit
au II.3.

SINAD (Signal to Noise ratio And Distorsion), rapport signal sur bruit avec distorsion :
Il reprsente le rapport entre la puissance du signal et la puissance comprise dans le bruit, les
harmoniques et les ventuels spurious.

Psignal
SINADdB = 10. log
P
bruit + distorsion

ENOB (Effective Number Of Bits), nombre de bits effectif :

Sa dfinition est lie celle du SINAD. LENOB est le nombre de bits du CAN idal qui
donnerait le mme SINAD que le CAN rel.
[Link]/~dutertre/[Link] - 2009

15

Conception avances des circuits intgrs [Link] A/N et N/A

Do

SINADdB = 6,[Link] + 1,76

ENOB =

SINADdB 1,76
6,02

SFDR (Spurious Free Dynamic Range) :

Le SFDR donne la plage de fonctionnement du CAN exprime comme la distance (en dB)
sparant lamplitude du fondamental et lharmonique ou spurious damplitude la plus leve
sur la bande de frquence considre (gnralement du continu fech/2).

SFRDdB = 20. log

a1
max(a k , s )

Le SFDR est illustr figure II.15. Il sexprime relativement lamplitude du signal, lunit
utilise est le dBc (dB below carrier).

THD (Total Harmonic Distorsion), taux de distorsion harmonique :

Il permet de caractriser la distorsion introduite par un CAN. Le THD est le rapport entre la
puissance des harmoniques et la puissance du fondamental.
THD = 10. log

Pharmoniques
Psignal

Avec Pharmponiques = a22 + a32 + + ak2 et Psignal = a12.

II.5. Architectures des convertisseurs analogique numrique.

On distingue deux grandes familles de CAN bases sur deux approches diffrentes de
lchantillonnage : les CAN classiques dont la frquence dchantillonnage est telle que le
spectre du signal converti occupe quasiment toute la bande de Nyquist (Nyquist Rate ADC) et
les CAN sur chantillonnage (Oversampling ADC) dont seule une partie rduite du bruit de
quantification affecte le signal converti.

CAN classiques.
Ils sont bass sur deux principes de conversion, srie ou parallle ; et se subdivisent en trois
sous-familles, les CAN srie, les CAN parallle et les CAN srie - parallle.
La conversion dans un CAN srie est effectue pas pas, il en est ainsi des CAN
intgration, approximations successives et redistribution de charges.
La conversion parallle consiste comparer simultanment la valeur convertir tous les
seuils, le nom donn ces convertisseurs est CAN Flash.
[Link]/~dutertre/[Link] - 2009

16

Conception avances des circuits intgrs [Link] A/N et N/A

Les CAN srie parallle combinent les deux approches afin de tirer partie de leurs avantages
respectifs tout en limitant les effets de leurs dfauts.

Convertisseur par intgration.

Il existe plusieurs sortes de convertisseurs intgration bass sur un principe similaire, le
dcompte du temps coul lors de la charge dune capacit. La figure II.16 donne
larchitecture dun CAN double rampe (dual slope ADC) qui est la varit la plus rpandue.
S2
C
R

Comparateur

N1
A. Op.

Commande S1
Commande S2

+
-

Logique de
contrle

Compteur

S1

+
-

va
Vref

fclk

b1
b2
b3
bN

Fig. II.16 Convertisseur double rampe.

La conversion dune tension analogique dentre va, ngative par exemple, se dcompose en
deux phases. Au dbut du cycle de conversion linterrupteur S2 est ferm de faon dcharger
la capacit C, do vN1 = 0.
La premire phase commence lorsque S2 est ouvert et que lentre de lintgrateur form par
lamplificateur oprationnel, R et C est connecte (via S1) va. Il stablit un courant
I = va / R dans la rsistance R, dirig de la droite vers la gauche (va < 0). Do une croissance
linaire de vN1 avec une pente positive |va| / RC (cf. Fig. II.17). Simultanment le compteur est
activ et il sincrmente au rythme du signal dhorloge fclk (de frquence constante). La
premire phase se termine lorsque le compteur a compt 2N priodes (avec N la rsolution du
CAN). On note Vpic la tension obtenue en sortie de lintgrateur (vN1), elle vrifie

V pic
T1

va
RC

Avec T1, la dure de la premire phase. A noter que la valeur de T1 est fixe (elle est fonction
de fclk et de N). A la fin de la phase le compteur est remis zro.

[Link]/~dutertre/[Link] - 2009

17

Conception avances des circuits intgrs [Link] A/N et N/A

La deuxime phase de la conversion commence t = T1, en connectant lentre de

lintgrateur au potentiel de rfrence Vref (tel que Vref > 0). Le courant dans la rsistance
sinverse, il est gal Vref / R. vN1 entame une dcroissance linaire avec une pente -Vref / RC
(cf. Fig. II.17). Dans le mme temps le compteur a recommenc compter ds le dbut de la
deuxime phase. Elle sachve quand la tension en sortie de lintgrateur sannule (le passage
par zro est dtect par le comparateur) aprs une dure T2 telle que

V pic
T2

Vref
RC

v
T2 = T1. a
V
ref

d'o

Les dures T1 et T2 sont respectivement proportionnelles 2N et n la valeur de sortie du

compteur linstant t = T1 + T2, avec le mme coefficient de proportionnalit, ce qui implique

n = 2N.

va
Vref

La sortie du compteur reprsente lquivalent analogique de va.

vN1
Vpic
pente = |va| / RC

pente = -Vref / RC

t
T1
T2
Fig. II.17 Dtail des phases de conversion.

La premire phase du cycle de conversion est dure constante T1 et pente variable

(dpendant de va), linverse, la deuxime phase est pente constante (fixe par la tension de
rfrence) et dure variable.

Les CAN double rampe permettent dobtenir une trs bonne prcision (jusqu 18 bits). Leur
principale force rside dans lindpendance du rsultat de conversion vis--vis des valeurs

[Link]/~dutertre/[Link] - 2009

18

Conception avances des circuits intgrs [Link] A/N et N/A

exactes de R et de C, ce qui relche la contrainte concernant la prcision de ces lments et

leurs ventuelles drives (lies au vieillissement, la temprature, etc.).
Le temps de conversion est cependant relativement important, il peut atteindre 2N+1Tclk pour
une tension proche de Vref en valeur absolue.

Convertisseur approximations successives (SAR converter).

La figue II.18 donne la topologie dun convertisseur approximations successives (SAR

converter, pour Successive Approximation Register).

fclk
Comparateur

va

Filtre antirepliement

Echantillonneur
bloqueur

+
-

R. A. S.
b1
b2
b3

fech

bN

CNA
Fig. II.18 Convertisseur approximations successives.
Le signal analogique convertir passe par un filtre anti-repliement puis est chantillonn et
bloqu pendant toute la phase de conversion.
Le CAN possde une boucle de rtroaction, constitue dun CNA de mme rsolution et dun
comparateur qui commande un Registre Approximation Successive (RAS, qui donne son
nom cette architecture).
Le principe de conversion est bas sur une recherche du code de sortie par dichotomie (cf.
Fig. II.19), chaque coup dhorloge lintervalle de recherche est divis par 2. En dbut de
conversion tous les bits de sortie (RAS et CAN) sont positionns zro lexception du
MSB, b1, qui est fix un. Le mot binaire correspondant (1000) est prsent au CNA qui
dlivre en sortie une tension Vref/2. Cette dernire est compare va. Si va est infrieur Vref/2
alors b1 passe zro, dans le cas contraire il reste un ; dans les deux cas il sagit de la valeur
finale de conversion du bit considr.
Tous les bits de sortie jusquau LSB sont test successivement sur le mme principe. Cest le
RAS, command par la sortie du comparateur, qui gre les valeurs donnes aux bits.
La figure II.19 prsente lvolution de la sortie numrique dun CAN 3 bits pour une tension
analogique va correspondant au code de sortie 101.
[Link]/~dutertre/[Link] - 2009

19

Conception avances des circuits intgrs [Link] A/N et N/A

sortie
numrique
111
110
101

va

100
011
010
001
000
0

Tclk

Fig. II.19 Illustration conversion.

La prcision du comparateur doit tre suprieure au LSB.
En premire approximation, le temps de conversion est [Link] ( noter cependant que la dure
des phases lmentaires saccrot pour les bits de poids le plus faible afin de laisse le temps au
signal issu du CNA de se stabiliser avant la comparaison).

Cest une architecture de conception ancienne, mais encore trs rpandue. On trouve des CAN
SAR jusqu 18 bits et quelques MHz.

Convertisseur redistribution de charges.

Les convertisseurs redistribution de charge (cf. Fig. II.20 pour un exemple sur 4 bits) sont
particulirement bien adapts aux technologies CMOS (les transistor MOS permettent de
raliser de bien meilleurs interrupteurs que les transistors bipolaires).
Lexemple prsent, comporte quatre capacits pondres de faon binaire (C, C/2, C/4 et
C/8) et une cinquime capacit de terminaison CT=C/8 de faon avoir une capacit totale 2C
(le nombre total de capacits est N + 1), un comparateur de tension, plusieurs switches
analogiques et une logique de contrle des switches commande par la sortie du comparateur.
Un cycle de conversion se divise en trois phases successives distinctes : une phase
dchantillonnage (i), une phase de maintien (ii) et une phase de redistribution de la charge
(iii).
Phase dchantillonnage :
Linterrupteur SB est ferm, do v+ = 0. Les switches Si (i=1,,4) et ST connectent les
armatures infrieures des capacits va via le switch SA. Il apparat donc une tension va aux
bornes de la capacit totale 2C, qui stocke une charge totale 2Cva.
Cette phase correspond un chantillonnage de va.
[Link]/~dutertre/[Link] - 2009

20

SB

v+ = 0
C
S1

C/2

C/4

S2

C/8

S3

S4

C/8

Logique de
contrle

Conception avances des circuits intgrs [Link] A/N et N/A

+
-

CT

comparateur

ST

(i)

va

v+ = - va

SB
C
S1

C/2

C/4

S2

C/8

S3

S4

C/8

Logique de
contrle

Vref

SA
+
-

CT

comparateur

ST

( ii )

va
Vref

SA

C
( iii )

S1

v+ = - va + Vref.(b1.2-1 + b2.2-2 + b3.2-3 + b4.2-4 ) 0

C/2

C/4

S2

C/8

S3

S4

C/8

Logique de
contrle

SB

+
-

CT

comparateur

ST

va
SA

Vref

Fig. II.20 CAN capacits commutes : (i) chantillonnage, (ii) maintien, (iii) redistribution
de la charge.
Phase de maintien :
Linterrupteur SB est ouvert et les switches S1 ST sont basculs vers la masse. Il nexiste ds
lors aucun chemin de dcharge pour les capacits qui gardent stocke la mme charge (do le
nom phase de maintien). La tension leurs bornes reste identique, ce qui impose v+ = -va.
Dans le mme temps SA bascule vers Vref en prparation de la phase suivante.
Phase de redistribution de la charge :
Cette phase, pendant laquelle se droule proprement parler la conversion, sapparente dans
son principe la recherche par dichotomie dj dcrite pour les CAN approximation
successive.
Lorsquun switch Si est bascul de la masse vers Vref il se produit une redistribution de la
charge stocke au niveau des armatures suprieures des capacits telle que le potentiel v+
augmente de Vref / 2i (si le switch est rebascul vers la masse la charge reprend sa rpartition
initiale et v+ le potentiel initial).
Les switches de S1 S4 sont tests successivement. Lors du basculement dun switch, si le
potentiel de v+ est ngatif, le switch reste positionn vers Vref ; dans le cas o le potentiel
[Link]/~dutertre/[Link] - 2009

21

Conception avances des circuits intgrs [Link] A/N et N/A

devient positif il est rebascul vers la masse (cest le comparateur, via la logique de contrle
qui pilote les switches).
Lors de cette phase la tension de larmature suprieure (v+) passe progressivement zro, sa
valeur finale ( un LSB prs).
A la fin de la phase de maintien on a
v+ = -va + Vref.(b1.2-1 + b2.2-2 + b1.2-3 + b1.2-4) 0
On en dduit le mot de sortie numrique : un switch la masse correspond au bit 0, un switch
connect Vref au bit 1. Le MSB correspond la capacit la plus grande et ainsi de suite
jusquau LSB quy correspond la capacit la plus faible. La totalit de la charge initialement
stocke lest maintenant dans les capacits dont le bit est 1, les capacits dont le bit est 0
sont dcharges.
La sortie du CAN de la figure II.20 est 0110.

Convertisseur Flash.
Le convertisseur flash est un convertisseur parallle, lentre analogique convertir est
compare simultanment aux 2N-1 tensions de seuils (pour un CAN N bit).
Ces tensions de seuil sont obtenues par un pont diviseur comportant 2N rsistances connectes
en srie entre Vref et la masse. Si toutes les rsistances sont identiques on obtient des tensions
de seuil correspondant une quantification linaire par dfaut (voir II.3). Pour obtenir une
quantification linaire centre, la rsistance connecte la masse est prise gale R/2 et celle
connecte Vref gale 3R/2 (cest le cas de lexemple prsent figure II.21).
Un CAN flash N bits comporte 2N-1 comparateurs (un pour chaque seuil comparer), 2N-1
bascules dchantillonnage et une logique de conversion.
Chacun des comparateurs dlivre en sortie le rsultat de la comparaison entre la tension de
seuil correspondante et le signal analogique va, le rsultat est stock dans une bascule
dchantillonnage.
En considrant une valeur de va suprieure la tension de seuil Vk de moins dun LSB, les
comparateurs de Ck C2N-1 dont les tensions de seuils associes sont infrieures va dlivrent
en sortie un 1 logique ; les comparateurs de Ck-1 C1 dont les tensions de seuils associes sont
suprieures va dlivrent en sortie un 0 logique. On obtient, en sortie des comparateurs un
code thermomtre (voir II.3) sur 2N-1 bits, do la ncessit dinclure une logique de
conversion du code thermomtre en un code binaire classique.

[Link]/~dutertre/[Link] - 2009

22

Conception avances des circuits intgrs [Link] A/N et N/A

va

3R/2
VR1

+
-

R
VR2

+
-

R
VR3

+
-

R
VR2N-1

R/2

+
-

C1
B1
C2
B2
C3
B3

C2N-1

Comparateurs

B2N-1

Logique de conversion thermomtre - binaire

Vref

b1
b2
b3

bN

Bascules
dchantillonnage

Fig. II.21 Convertisseur Flash.

La conversion est ralise en un seul cycle dhorloge, ce type de convertisseur est donc par
essence extrmement rapide.
Cependant leur complexit crot exponentiellement avec N le nombre de bits (en 2N). Le cot
rsultant en terme de surface (2N-1 comparateurs, 2N-1 bascules), pour une rsolution leve
limite leur emploi une douzaine de bits3 (on gardera lesprit 212 = 4096).

Convertisseur pas pas (multi-step).

Les convertisseurs srie parallles marient et temprent les avantages et les inconvnients
des approches prcdentes.
Un exemple de convertisseur pas pas 8 bits est prsent figure II.22.
Un premier convertisseur parallle (CAN 4bits MSB) dtermine les bits de poids fort
correspondant au signal analogique va. Le rsultat de cette conversion partielle est stock dans

On notera galement quune augmentation du nombre de comparateurs saccompagne dune croissance de la

capacit sur lentre analogique et donc galement dune augmentation du temps de conversion.
[Link]/~dutertre/[Link] - 2009

23

Conception avances des circuits intgrs [Link] A/N et N/A

un registre de bascule en attendant la fin de la conversion. Un CNA, sur 4 bits galement4,

reconverti le mot obtenu en un signal analogique qui est soustrais va.
Soustracteur

va

+
-

x16

CAN

CAN

4 bits
MSB

4 bits
LSB

CNA

Bascules
b1 b2

b8

Fig. II.22 Convertisseur multi-step.

Un second CAN parallle sur 4 bits (CAN 4 bits LSB) permet de dterminer les 4 bits de
poids faible. Avant cette dernire conversion, le signal analogique est amplifi avec un gain
24 = 16, afin dtre recal en pleine chelle ; cela permet dutiliser deux CAN identiques ayant
la mme tension de rfrence.

Les deux CAN utiliss sont des CAN Flash, ainsi une conversion est ralise en deux coups
dhorloge. Cette dure, 2Tclk, correspond un retard entre linstant ou le signal analogique est
prsent en entre du CAN et linstant ou la conversion est termine.
Cependant, lors du calcul des LSB le premier CAN est de nouveau disponible. Il peut donc
tre utilis pour calculer les MSB dune nouvelle valeur chantillonne de va. On obtient alors
un rsultat de conversion tous les coups dhorloge, avec un retard de deux coups dhorloge sur
le signal analogique.
La dgradation du temps de conversion saccompagne dun gain en surface important. Chaque
CAN possde 24-1 = 15 comparateurs, ce qui donne un total de 30 comparer aux 28-1 = 255
comparateurs dun CAN flash classique 8 bits.

La prcision du CNA doit correspondre 8 bits sous peine de fausser la dtermination des LSB.

[Link]/~dutertre/[Link] - 2009

24

Conception avances des circuits intgrs [Link] A/N et N/A

Convertisseur Pipeline.
Les convertisseurs Pipeline sont lapplication du principe prcdent pouss lextrme : un
CAN N bits tant ralis avec N tages de 1 bit. La figure II.23 donne la topologie de ltage
lmentaire dun CAN pipeline.
Soustracteur

va

+
-

Comparateur

Echantillonneur
bloqueur

vsa

x2

+
-

CNA 1 bit

CAN 1 bit

Vref / 2

Vref / 2
fech

1 bit
Fig. II.23 Etage lmentaire dun convertisseur Pipeline.
La conversion A/N sur un bit est ralise par comparaison de va, aprs chantillonnage et
blocage, avec Vref / 2. La conversion N/A sur un bit est fate par un switch, command par la
sortie du comparateur, connectant lentre moins du soustracteur Vref / 2 ou a la masse.
Le signal en sortie du soustracteur est recal en pleine chelle par une multiplication par
21 = 2.
La figure II.24 donne la topologie dun CAN Pipeline N bits bass sur des tages
lmentaires 1 bit.
va

tage 1

fech

tage 2
1

fech

tage N-1
1

fech

tage N

fech

Bascule
fech
1
Bascule
fech

Bascule
fech

Bascule
fech

Bascule

Bascule

fech

b1

fech

b2

bN-1

Fig. II.24 Topologie dun convertisseur Pipeline.

[Link]/~dutertre/[Link] - 2009

25

bN

Conception avances des circuits intgrs [Link] A/N et N/A

N conversions en parallle sur 1 bit sont effectues chaque coup dhorloge. Les rsultats
sont stocks dans des registres dcalage de longueur variable. Il y a un temps de latence de
[Link] entre linstant ou va est chantillonn par le premier tage et linstant ou le rsultat de
la conversion est prsent en sortie. Ce temps de latence rend difficile lutilisation des CAN
Pipeline pour raliser des asservissements. En rgime tabli, un rsultat de conversion
diffrent est prsent en sortie chaque coup dhorloge.
Le nombre de comparateurs est limit N dans cette architecture.

Convertisseur sur chantillonnage, convertisseur Sigma Delta.

Principe du sur chantillonnage.
Les convertisseurs A/N dont nous venons dtudier le principe dans ce qui prcde sont dits
chantillonnage de Nyquist (Nyquist Rate Converters), leur frquence dchantillonnage est
choisie du mme ordre de grandeur que le double de la frquence maximale contenue dans le
signal chantillonn (et bien videment suprieure 2fmax). La reprsentation spectrale
associe correspond la partie gauche de la figure II.25.
Le recours une frquence dchantillonnage suprieure de plusieurs ordres de grandeur
2fmax permet daccrotre le rapport sur bruit dun convertisseur (cf. partie droite de la figure
II.25).
signal

signal

SNRdB

SNRdB

bruit
0

fech / 2

bruit

fech / 2

[Link] / 2

Fig. II.25 Effet du sur chantillonnage sur le bruit de quantification.

La densit spectrale de puissance de bruit de quantification est en effet rpartie uniformment
sur la bande de Nyquist (de - fech / 2 + fech / 2) et est telle que

DSPbruit =

q2
12. f ech

Le fait dchantillonner une frquence K fois plus leve permet de diviser dautant la DSP
de bruit :

DSP ' bruit =

q2
12.K . f ech

[Link]/~dutertre/[Link] - 2009

26

Conception avances des circuits intgrs [Link] A/N et N/A

On obtient alors un rapport signal sur bruit amlior exprim par :

SNRdB = 6,02.N + 1,76 + [Link] K
Ainsi, le fait de multiplier la frquence dchantillonnage par 4 permet daugmenter la rapport
signal sur bruit de 10log(4) = 6,02 dB (ce qui correspond galement au gain du SNRdB lorsque
lon augmente le nombre de bits de 1).

On notera galement, que le sur chantillonnage, permet de relcher les contraintes sur le
design du filtre anti-repliement (coupure Kfech / 2).
Les convertisseurs qui utilisent ce principe sont appels convertisseurs sur chantillonnage
(oversampling converters). Cest le cas du convertisseur A/N sigma delta prsent au
paragraphe suivant.
Convertisseur Sigma Delta ().
La figure II.26 prsente larchitecture dun convertisseur A/N Sigma Delta.
Intgrateur

va

vint

+
-

vcomp
0/1

Dcimation

bN

comparateur

vr

[Link]

b1

fech

CNA
Vref

1 bit

Fig. II.26 Topologie dun convertisseur sigma delta.

Le signal analogique dentre va est converti en mots binaires de N bits la frquence fech
(frquence de Nyquist). Le sur chantillonnage est localis au niveau du systme boucl
constitu par un soustracteur, un intgrateur, un comparateur et un convertisseur N/A sur 1 bit
(sa frquence de conversion est Kfech, K est appel facteur de sur chantillonnage).
Le signal analogique v en sortie du soustracteur correspond la soustraction du signal issu de
la boucle de retour vr par le signal dentre va. v est intgr pour donner en sortie de
lintgrateur le signal vint. Ce dernier est connect lentre + dun comparateur dont lentre
est relie la masse. En sortie du comparateur, le signal vcomp sur un bit, peut prendre les
valeurs logiques 1 ou 0 (pour vint 0 on a vcomp = 1 et pour vint < 0 on a vcomp = 0).

[Link]/~dutertre/[Link] - 2009

27

Conception avances des circuits intgrs [Link] A/N et N/A

Vcomp commande le CNA 1 bit de la boucle de retour ; sa sortie vr peut prendre les valeurs Vref
ou Vref (pour vcomp = 1 on a vr = Vref et pour vcomp = 0 on a vr = Vref). La valeur de vcomp est
prise en compte par le CNA sur les fronts montants dune lhorloge la frquence Kfech.
Intuitivement, en assimilant lintgration dun signal au calcul de sa valeur moyenne et
laction du comparateur lannulation de vint (en moyenne), on conoit que ce systme assure
des valeurs moyennes identiques pour va et vr. Pour une frquence dchantillonnage
largement suprieure celle de va, la valeur moyenne de vr correspond la valeur instantane
de va (qui se confond avec sa valeur moyenne). De plus vr est une image du flot de bits de
vcomp, ce dernier donne donc une reprsentation de va.
On peut modliser le par le schma de la figure II.27 en considrant que vr est limage
bruit de vint, soit vr = vint + b, en notant b le bruit de quantification ajout par le comparateur
(CAN 1 bit).

b
Intgrateur

va

H(p)

vint

vr
Fig. II.27 Mise en quation du sigma delta.
On a

v = va - vr
vint = H(p).v
vr = b + H(p).v = b + H(p).va H(p).vr

do

vr =

b
H ( p)
+
va
1 + H ( p) 1 + H ( p)

pour un intgrateur du 1er ordre tel que

on obtient

v r = b.

H(p) = / p

p
+ va .
+p
+p

Le premier terme de lquation prcdente correspond un filtrage passe haut du bruit, et le

deuxime terme un filtrage passe bas du signal dentre. Ainsi le bruit est rduis basse
frquence et rejet vers les hautes frquences par le filtrage passe haut. Ce phnomne est
appel noise shaping, il permet daccrotre encore le SNR sur la bande de frquence utile.

[Link]/~dutertre/[Link] - 2009

28

Conception avances des circuits intgrs [Link] A/N et N/A

Le flot de bits ( la frquence Kfech) de vcomp contient linformation sur la valeur moyenne de
va (que lon assimile va ds lors que Kfech est bien plus grand que la plus grande frquence
contenue dans va). Cette valeur est extraite du flot de bits par un filtrage passe bas numrique
et prsente sur N bits la frquence fech, ce traitement est appel dcimation (cf. fig. II.26).
La figure II.28 prsente le spectre dun signal et du bruit associ lors de son passage par un
convertisseur A/N Sigma Delta.
Sur chantillonnage
Dsp

Noise shaping

Dsp

Filtrage numrique

Dsp

Dsp

bruit
bruit
bruit
bruit

Bande
utile

-KFe/2

Bande KFe/2
utile

Bande
utile

Bande
utile

Fig. II.28 Proprits frquentielles dun convertisseur sigma delta.

Elle illustre graphiquement les trois tapes de conversion : sur chantillonnage, noise shaping
et filtrage, qui permettent dobtenir un SNR important.

Lexemple (extrmement) simplifi suivant permet de mieux apprhender le fonctionnement

dun .
On considre, un intgrateur tel que sa sortie varie de la valeur applique son entre entre
deux fronts montants de lhorloge, et une tension analogique dentre constante va = Vref / 2.
A ltat initial, juste aprs un front montant, on prend vint = 0, donc vcomp = 1 do vr = Vref et
v = -Vref / 2.
A la fin de la priode dintgration, juste avant le front montant, vint = -Vref / 2 et donc
vcomp = 0. Juste aprs le front, vr = -Vref et donc v = 3Vref / 2. A cet instant, commence ne
nouvelle priode dintgration qui conduit vint la valeur Vref et donc vcomp 1. Et ainsi de
suite comme report dans le tableau de la figure II.29.
On constate quil stablit un fonctionnement priodique. La priode correspond quatre
priodes dhorloge.
On vrifie <vr> = Vref / 2, la valeur de va.

[Link]/~dutertre/[Link] - 2009

29

Conception avances des circuits intgrs [Link] A/N et N/A

Vint

Vcomp

tat initial

Fin intgration

- Vref / 2

Vr

Aprs front clk

Vref

Fin intgration

Vref

- Vref / 2

- Vref

3Vref / 2

Vref

-Vref / 2

Vref

-Vref / 2

Vref

-Vref / 2

- Vref

3Vref / 2

Vref

-Vref / 2

Vref

-Vref / 2

Vref

-Vref / 2

Aprs front clk

Fin intgration

Vref / 2

Aprs front clk

0

Fin intgration

Aprs front clk

Fin intgration

- Vref / 2

Aprs front clk

1

Vref

Fin intgration
Aprs front clk
Fin intgration

Vref / 2

Aprs front clk

0

Fin intgration

Aprs front clk

Fin intgration

- Vref / 2

Fig. II.29 Illustration du fonctionnement.

La figure II.30 donne les courbes de vint et vcomp pour va = Vref / 2 et galement pour va = 0.

Vint

Va = Vref / 2
Vcomp

Vint

Va = 0
Vcomp

Fig. II.30 Illustration graphique.

[Link]/~dutertre/[Link] - 2009

30

Conception avances des circuits intgrs [Link] A/N et N/A

La topologie prsent correspond un Sigma Delta dordre 1 (une seule boucle de

rtroaction), dans la pratique les CAN commercialis sont dordre suprieur.

Cette architecture se caractrise par sa trs bonne linarit et par la rsolution importante
atteignable (jusqu 24 bits). Cependant le filtre numrique (dcimation) introduit un retard
important.

Conclusion.
En guise de conclusion concernant les convertisseurs A/N la figure II.31 donne leurs gammes
dutilisation en termes de rsolution et de frquence dchantillonnage.

Multi steps

Fig. II.31 Choix de topologies [Link].

Quelques exemples de convertisseurs A/N commercialiss par Analog Device sont donns
dans les pages suivantes :

[Link]/~dutertre/[Link] - 2009

31

Conception avances des circuits intgrs [Link] A/N et N/A

[Link]/~dutertre/[Link] - 2009

32

Conception avances des circuits intgrs [Link] A/N et N/A

[Link]/~dutertre/[Link] - 2009

33

Conception avances des circuits intgrs [Link] A/N et N/A

[Link]/~dutertre/[Link] - 2009

34

Conception avances des circuits intgrs [Link] A/N et N/A

III. Conversion numrique analogique.

III.1. Convertisseurs N/A idaux.
La figure III.1 donne le symbole dun convertisseur numrique analogique (DAC, Digital to

Analog Converter) N bits ; il peut tre suivi, ou non, dun filtre de lissage (passe bas).

N bits

b1
b2

vsa(t)

CNA

v (t)

bN

Filtre de
lissage
(optionnel)

Fig. III.1 Conversion numrique analogique.

Chacun des 2N mots binaires pouvant tre appliqu en entre est associ une tension
analogique de sortie vsa(t) (il peut sagir galement dun courant5) telle que :

v sa = b1 .2 N 1 + b2 .2 N 2 + ... + bN 1 .21 + bN .2 0 .

VPE
2 N 1

en prenant b1 comme MSB.

La figure III.2 prsente la caractristique de transfert idale pour une entre sur 3 bits.
sortie
analogique
(LSB)
VPE = V7
V6
V5
1 LSB
V4
V3
V2

111

110

101

100

011

010

001

000

V1

D
code numrique
dentre

Fig. III.2 Caractristique de transfert idale dun CNA 3 bits.

5

Pour les hautes frquence, partir de quelques dizaines de MHz, la sortie dun CNA sera gnralement en
courant .
[Link]/~dutertre/[Link] - 2009

35

Conception avances des circuits intgrs [Link] A/N et N/A

On dfini le LSB, ou quantum, comme tant la plus petite variation possible de la tension de
sortie (cf. Fig. III.2) correspondant un changement du bit de poids faible :
1 LSB = VPE / (2N 1) = Vref / 2N
La figure III.3 illustre la conversion N/A dune srie de mots binaires (i) pour N = 3.
v (t)

011
101
110
111
101
010
001
010
011
100
011
011

vsa(t)

t
t
(i)

( ii )

t
( iii )

Fig. III.3 Exemple de conversion pour un CNA 3 bits.

La sortie analogique (cf. ii) vsa(t), est quantifie. On ajoute parfois en sortie du CNA un filtre
analogique passe-bas ou filtre de lissage (cf. iii).

III.2. Caractristiques des convertisseurs N/A rels.

Les CNA sont caractriss par leurs paramtres statiques et dynamiques.
Paramtres statiques.
Les paramtres statiques expriment les dfauts lis aux dviations de la caractristique de
transfert relle par rapport la droite de transfert idale.

Erreur doffset (de dcalage) : elle est illustre figure III.4. Loffset correspond un
dcalage vertical de la caractristique de transfert relle.

Erreur de gain : cest la diffrence entre les gains des caractristiques de transfert relle et
idale (cf. Fig. III.4). Elle est gnralement exprime en pourcentage de la tension pleine
chelle idale.

Non linarit diffrentielle (DNL) :

DNL(k ) =

(Vk +1 Vk ) LSB
LSB

[Link]/~dutertre/[Link] - 2009

36

Conception avances des circuits intgrs [Link] A/N et N/A

sortie
analogique
(LSB)

sortie
analogique
(LSB)

VPE = 7

VPE = 7

5
caractristique
idale

111

110

101

100

code numrique
dentre

011

010

111

110

101

100

011

010

001

000

offset

001

caractristique
idale

000

erreur
de
gain

D
code numrique
dentre

Fig. III.4 Erreurs doffset et de gain.

Non linarit intgrale (INL) : elle correspond, pour un code donn, lcart entre la sortie
analogique relle et la valeur idale associe au code considr.

INL(k ) =

Vk k .LSB
LSB

Paramtres dynamiques.
Les paramtres dynamiques mesurent la distorsion subie et le bruit ajout un signal de test
numrique sinusodal pleine chelle lors de sa conversion. Pour un sinus de test la frquence
fsin on considre le spectre du signal analogique de sortie donn figure III.5.
amplitude
a1

SFDR
aDC

a2
a3

bruit

fsin

[Link]

[Link]

ak
[Link]

frquence

Fig. III.5 Spectre en sortie pour un signal de test sinusodal

Les dfinitions des paramtres dynamiques des CNA sont similaires celles donnes pour les
CAN au II.4.
[Link]/~dutertre/[Link] - 2009

37

Conception avances des circuits intgrs [Link] A/N et N/A

SNR :

Psignal
SNRdB = 10. log
Pnoise

THD :
Pharmoniques
THDdB = 10. log
P
signal

2
2

2
= 10. log a 2 + a 3 + ... + a k

a12

SINAD :
SINADdB = 10. log

Psignal
Pbruit + distorsion

ENOB :
SINADdB = 6,[Link] + 1,76

SFDR :
SFDRdB = 20. log

a1
max(ak , s )

III.3. Architecture des CNA parallles.

Les convertisseurs N/A sont dits parallles lorsque la valeur analogique de sortie est obtenue
directement (il existe des CNA srie que nous nvoquerons pas dans ce cours).
On les subdivise en deux sous catgories : les CNA uniformes et les CNA pondrs
(pondration binaire).

CNA uniformes ( code pondr).

Dans un convertisseur N/A uniforme il y a autant de sources de tension, ou de courant, quil y
a de codes numriques dentre.
La figure III.6 en donne un exemple utilisant une chane de rsistances identiques pour
gnrer les 2N tensions de sortie possibles. Un seul des interrupteurs S1 S2N (ralis dans
lexemple avec un simple NMOS) est passant la fois. Un buffer est intercal avant la sortie
analogique vSa.

[Link]/~dutertre/[Link] - 2009

38

Conception avances des circuits intgrs [Link] A/N et N/A

Vref

b1

S2

Logique de dcodage

S1

S3

b2
b3

bN

S2N-1

S2N

vSa

+
-

buffer

Fig. III.6 CNA uniforme.

CNA pondrs (stacked DAC).

Pour ce type de CNA il y a autant de sources quil y a de bits ; la valeur des sources tant
pondrs de faon binaire. Elles sont combines entre elles en fonction du code numrique
dentre de faon obtenir la sortie analogique correspondante.
CNA rseau de rsistances pondres.
Vref
R
S1

I1

2R
S2

I2

4R

I3

S3

2N-1R

IN

SN
R/2

iSa

Fig. III.7 - CNA avec rseau de rsistances pondres.

[Link]/~dutertre/[Link] - 2009

39

vSa

Conception avances des circuits intgrs [Link] A/N et N/A

Le circuit de la figure III.7 permet de prsenter le principe de base utilis par les
convertisseurs pondrs.
La tension de sortie obtenue vSa est une fraction de la tension de rfrence Vref, fixe par le
mot binaire convertir b1b2bN. Le rseau rsistif est constitu de N rsistances pondres de
valeurs 2kR avec k{0,1,,N-1} toutes relies en parallle Vref dune part, et dautre part
individuellement, soit la masse, soit lentre V- dun amplificateur oprationnel, par
lintermdiaire des switches S1 SN. Les N switches sont commands par les bits du mot
binaire dentre. Pour bk = 0, le switch correspondant Sk connecte la rsistance de valeur 2k-1R
la masse, et pour bk = 1 lentre inverseuse de lamplificateur oprationnel.
Quelle que soit la position des switches, la tension aux bornes de chaque rsistance est
toujours Vref (en effet V- = 0V, masse virtuelle de lA. Op.). Le courant traversant une
rsistance donne est donc toujours le mme. Le rle des switches est daiguiller les courants
des rsistances soit directement vers la masse, soit vers lentre de lA. Op.
On a

d'o

i Sa =

Vref
R

.b1 +

Vref
2R

.b2 + ... +

Vref
2 N 1 R

.bN

i Sa =

2Vref b1 b2
b
. 1 + 2 + ... + NN
R 2
2
2

v Sa =

b
b
R
b
.i Sa = Vref . 11 + 22 + ... + NN
2
2
2
2

vSa est proportionnelle la valeur numrique dentre, on a bien ralis une conversion N/A.
La prcision de ce type de CNA est lie :
-

la prcision de la tension de rfrence Vref,

aux imperfections des switchs,

la prcision de la ralisation des rsistances.

Ce dernier point devient vite rdhibitoire pour un nombre de bits important. Il est quasi
impossible de raliser au niveau layout des rsistances avec le degr de prcision requis pour
des valeurs aussi disproportionnes (rapport de 1 2N-1). Les CAN chelle R 2R
permettent de saffranchir de ce problme.

CNA chelle (ou rseau) R 2R.

La figure III.8 prsente le principe dune chelle de rsistances R 2R afin dobtenir des
courants pondrs binairement dans les diffrentes branches. Son intrt est li lutilisation
[Link]/~dutertre/[Link] - 2009

40

Conception avances des circuits intgrs [Link] A/N et N/A

de seulement deux types de rsistance R et 2R (soit deux rsistances de valeurs R en srie), ce

qui permet de raliser des layouts dune grande prcision.
Vref

2.I2

2R

2R
I1

2.I3

2R
I2

S1

I3

S2

[Link]

2R

2R
I3

S2

IN
SN

iSa

vSa

Fig. III.8 CNA rseau R - 2R.

Le raisonnement qui permet de trouver les valeurs des courants I1 IN se fait de la gauche
vers la droite de lchelle de rsistances. Si on considres ses diffrents points (X pour
commencer par exemple), la rsistance quivalente droite vaut 2R, donc le courant le
courant partant dans la branche de droite est gal au courant partant vers le bas dans la
branche verticale.
Do, on en dduit :
I1 = 2I2 = 4I3 = = 2N-1IN
avec en outre

I1 = Vref / 2R

ce qui conduit

iSa =

Vref b1 b2
b
. 1 + 2 + ... + NN
R 2 2
2

Au final on a la mme expression de la tension analogique de sortie vSa que dans le cas
prcdent.

Exemple pratique dimplmentation.

Dans la pratique les courants pondrs sont gnrs par des sources de courant et les switches
sont raliss avec des paires diffrentielles. La figure III.9 prsente un exemple pour une
technologie bipolaire.
Les transistors QN et QT (T comme terminaison, le rle de ce dernier tant dassurer une
terminaison adquate de lchelle R 2R) sont identiques et ont la mme polarisation ; leurs
courants dmetteur sont donc gaux et valent IN/.
La tension entre la ligne reliant toutes les bases des transistors, note B, et le nud N est

[Link]/~dutertre/[Link] - 2009

41

Conception avances des circuits intgrs [Link] A/N et N/A

V B V N = V BE N +

IN

.2 R

Le courant entre les point N et N-1 tant 2IN/, on en dduit lexpression de la tension entre
les nuds B et N-1 :
V B V N 1 = V B V N +

2I N

.R = V BE N +

4I N

En supposant que les tensions base - metteur de QN et QN-1 sont identiques, on trouve une
tension 4INR/ aux bornes de la rsistance 2R ce qui correspond un courant dmetteur gal
2IN/ et un courant de collecteur 2IN pour le transistor QN-1, soit le double par rapport QN.
Ayant suppos que les deux transistors ont la mme tension base metteur, cela implique
que la surface de lmetteur de QN-1 soit le double de celle de QN. Ainsi, toutes les surfaces
dmetteur de Q1 QN sont pondres dun rapport deux du MSB (indice 1) au LSB (indice
N) ce qui correspond aux relations suivantes pour les courants :
I1 = 2I2 = 22I3 = = 2N-1IN
iSa
S1

Vref

S2

S3

SN

Iref
Rref

0A

I1

0V

Qref

Q1

Q2

Iref /
2R

I2

I2 /

2R

IN-1

Q3

I1 /
2R

I3

QN

I3 /

2R

QN-1

IN

IN /

IN-1 /

2R

QT

N-1

2R

IN /

2R

2IN /

-VEE

Fig. III.9 Exemple pratique dimplmentation en technologie bipolaire.

Considrons maintenant la gnration du courant de rfrence Iref. Lamplificateur
oprationnel et Qref forment une boucle de rtroaction ngative telle quune masse virtuelle
apparat au niveau du collecteur de Qref.
Do

Iref = Vref / Rref

Et ds lors que Q1 et Qref sont identiques on a

I1 = Iref
[Link]/~dutertre/[Link] - 2009

42

Conception avances des circuits intgrs [Link] A/N et N/A

Ainsi au final, on obtient des courants pondrs de faon binaire et dpendant dun courant de
rfrence indpendant de VBE et .

CNA redistribution de charge (charge scaling DAC).

Les convertisseurs numrique analogique redistribution de charge sont bass sur le principe
de la division binaire dune charge grce un rseau de capacits, en fonction dun mot
binaire numrique dentre.
La figure III.10 en donne larchitecture et permet dillustrer le principe de conversion.
1

vSa

+
C

C/2

C/4

C/2N-2

C/2N-1

buffer

C/2N-1
terminaison

b1

(i)

b2

b3

bN-1

bN

Vref
1

vSa

+
-

( ii )

C/2

C/4

C/2N-2
1

C/2N-1

C/2N-1

buffer

terminaison

Vref

Fig. III.10 CNA redistribution de charge.

Un tel CNA, de rsolution N, possde un rseau de N capacits pondres en binaire de C

C/2N-1 et dune capacit de terminaison valant C/2N-1 (afin que la capacit totale rsultant de
leur mise en parallle soit 2C). Larmature suprieure des capacits est connecte lentre
non inverse dun amplificateur oprationnel suiveur (cest le buffer de sortie fournissant la
sortie analogique du CNA : vSa) ; elle est galement connecte la masse via un interrupteur
(command par une horloge 1). Larmature infrieure de chacune des capacits pondres
peut tre connecte, soit la masse, soit la tension de rfrence Vref, via un switch
command par une horloge 2 et le bit correspondant du mot dentre numrique D.
Larmature infrieure de la capacit de terminaison est connecte la masse.
La conversion de lentre numrique D = b1 b2 bN (avec b1 le MSB correspondant C, ,
bN le LSB correspondant C/2N-1) est effectue en deux tapes :
[Link]/~dutertre/[Link] - 2009

43

Conception avances des circuits intgrs [Link] A/N et N/A

1re tape : 1 commande la fermeture de linterrupteur et 2 le positionnement des switches

vers la masse. Les capacits sont dcharges.
2me tape : 1 commande louverture de linterrupteur (le nud v+ est alors flottant), et 2
donne la main sur chacun des switches au bit dindice correspondant, ainsi lindice i pour
bi = 1 le switch assure une connexion Vref et pour bi = 0 la masse. La sortie du CNA est
alors valide.
Les deux horloges 1 et 2 sont non recouvrantes.

La dtermination de vSa peut se faire en ramenant le CNA un diviseur capacitif quivalent

(cf. Fig. III.11).

Vref
CD

v + = Vref .

2C-CD

CD
2C

Fig. III.11 Diviseur capacitif.

En notant CD la capacit quivalente rsultant de la mise en parallle de toutes les capacits
dont larmature est connecte Vref :
C D = b1C +

b C
b2 C
+ ... + NN 1
2
2

on dmontre
v + = Vref .

CD
2C

do
b
b b
v Sa = Vref 1 + 22 + ... + NN
2
2 2

Ce type de CNA peut avoir un fonctionnement bipolaire (cad une sortie positive ou ngative)
si on connecte v+ Vref pendant la premire phase et si les switches sont basculs vers la
masse pour bi = 1 et vers Vref pour bi = 0.
[Link]/~dutertre/[Link] - 2009

44

Conception avances des circuits intgrs [Link] A/N et N/A

La prcision dun CNA redistribution de charge est lie, entre autre, la prcision de
ralisation des capacits. Calculons, par exemple, les INL et DNL si une considre quune
capacit donne de valeur C peut, du fait des variations de process, prendre une valeur
comprise entre C + C et C - C (soit une tolrance de C/C).

Calcul de lINL(k) : lindice, k on peut exprimer lINL comme la diffrence entre les
sorties analogiques dans un cas idal et dans un pire cas (variation de valeur maximale)
exprimes en LSB.
En considrant que la seule capacit dindice k est connecte Vref
v Sa (idale ) =

2 k 1 .V
ref
2C

v Sa (idale ) =

Vref

v Sa (idale ) =

2N
2k

avec Vref = 2 N .LSB

2k

[LSB ]

Et dans un pire cas

v Sa ( pire cas ) =

(C C )
2C

2 k 1 .V

[Link]

v Sa ( pire cas ) =

Vref

v Sa ( pire cas ) =

2 N 2 N .C
k
2k
2 .C

ref

2 k .C

[LSB ]

Soit
INL(k ) =

2 N .C
2 k .C

[LSB ]

Le pire cas est obtenu pour k = 1 avec

INL = 2 N 1.

C
C

[LSB ]

Calcul de la DNL : le pire cas pour la DNL est obtenu pour un changement du MSB (k = 1)
Soit
DNL =

(v Sa (10...0) v Sa (01...1)) LSB

LSB

[Link]/~dutertre/[Link] - 2009

45

Conception avances des circuits intgrs [Link] A/N et N/A

C + C
2C C 2 N 1 (C + C )

.Vref
.Vref
2C
2C

DNL =
LSB

LSB

Vref
C + C
C C
.Vref
.Vref + N LSB
2C
2
DNL = 2C
LSB
DNL = 2 N .

C
C

[LSB ]

Application : dterminer la tolrance acceptable (C/C) dune technologie donne pour quil
soit possible de raliser un CNA 10 bits dont lINL et la DNL soient infrieures lerreur de
quantification.
Pour lINL

INL = 2101.

C
0,5
C

[LSB ]

C 0,5

soit 0,097%
29
C
Pour la DNL

DNL = 210.

C
0,5
C

[LSB ]

C 0,5

soit 0,048%
210
C

une tolrance de 0,48% est ncessaire.

Augmentation de la rsolution des CNA parallles.

Au fur et mesure que lon augmente la rsolution dun CNA parallle sa surface augmente
ainsi que le ratio entre les lments passifs associs au bit de poids fort et au bit de poids
faible (rsistance, ou transistor, ou capacit en fonction du type de CNA considr). Ce
dernier point en particulier limite la rsolution pour une technologie donne du fait des
problmes de matching.

Deux approches sont proposes dans cette partie pour contourner ces problmes. Elles sont
bases sur lassociation de deux (ou plusieurs) CNA en parallle.

La premire approche est prsente figure III.12. Elle consiste dcomposer un CNA de
rsolution N en une combinaison de deux CNA de mme type, lun de rsolution M et lautre
[Link]/~dutertre/[Link] - 2009

46

Conception avances des circuits intgrs [Link] A/N et N/A

CNA de rsolution K tel que N = M + K. Le premier CNA sur M bits est ddi aux bits de
poids fort, le second aux bits de poids faible. La sortie du deuxime CNA est divise par 2M
avant dtre somme la sortie du premier pour donne la sortie analogique globale vSa.
Vref
b1
b2
N = M + K bits

bM

M bits
MSB
CNA

bM+1

K bits
LSB
CNA

bM+K

vSa

Vref

1 / 2M

Fig. III.12 Combinaison de CNA afin daugmenter la rsolution.

Les deux CNA ayant la mme tension de rfrence Vref on obtient :

b
b
b
b b
b
1
v Sa = Vref 1 + 22 + ... + MM + Vref M +1 + M 2+ 2 + ... + M K+ K . M
2
2
2 2
2 2
2
b
b
b
b
b b

v Sa = Vref 1 + 22 + ... + MM + MM ++11 + MM ++22 + ... + MM ++KK

2
2
2
2
2 2

soit

La fonction de transfert obtenue est bien celle dun CNA N bits (N = M + K).

La figure III.13 donne un exemple pour un CNA sources de courant pondres de rsolution
N = 6.
R
[Link]

7R

iLSB

iSa
+

b6

b5

I/ 8

b4

I/ 4

CNA - LSB

I/ 2

b3

b2

I/ 8

VSS

b1

I/ 4

I/ 2

CNA - MSB

Fig. III.13 Association de CNA sources de courant pondres.

[Link]/~dutertre/[Link] - 2009

47

vSa

Conception avances des circuits intgrs [Link] A/N et N/A

Il est ralis en associant deux CNA de rsolutions M = K = 3. Un diviseur de courant

(rsistances R et 7R), permet de diviser par 2M = 23 = 8 le courant issu du CNA traitant les 3
bits de poids faible. On peut crire :
b
b
I b
i LSB = . 4 + 52 + 63
8 2 2
2
d'o

b I b
b
b
b b
i Sa = I . 1 + 22 + 33 + . 4 + 52 + 63
2 82 2
2
2 2

puis

b
b
b
b
b b
v Sa = R ' I . 1 + 22 + 33 + 44 + 55 + 66
2
2
2
2
2 2

Une variante de lapproche prcdente est prsente figure III.4, elle consiste de faon
similaire utiliser deux DAC du mme type pour traiter sparment les M bits de poids fort et
les K bits de poids faible (M + K = N), le DAC ddi aux poids faibles ayant une tension de
rfrence divise par 2M. Cette variante est appele subranging.
Vref
b1
b2
N = M + K bits

bM

M bits
MSB
CNA

Vref / 2M
bM+1

bM+K

vSa

K bits
LSB
CNA

Fig. III.14 Association de type subranging.

La mise est quasi identique :
b V ref b
b
b
b b

v Sa = Vref 1 + 22 + ... + MM + M M +1 + M 2+ 2 + ... + M K+ K

2 2 2
2
2
2 2
soit

b
b
b
b
b b

v Sa = Vref 1 + 22 + ... + MM + MM ++11 + MM ++22 + ... + MM ++KK

2
2
2
2
2 2

La deuxime approche est base sur le mme principe dassociation de deux CNA mais
cependant de natures diffrentes. Par exemple, en associant un CNA uniforme pour les bits de

[Link]/~dutertre/[Link] - 2009

48

Conception avances des circuits intgrs [Link] A/N et N/A

poids fort (voltage scaling DAC) eu un CNA redistribution de charge pour les bits de poids
faible (cf. figure III.15).
1
C/2

Dcodeur M vers
R

Vref

R
2M-1

Dcodeur M vers
b1 b 2

bM+1

bM+2

2M

2M

bM+1

bM+K
bM+2

C / 2K-1

vborne sup

2M

R
1

vSa

bM

C / 2K-1

b1 b2

bM+K

buffer

vborne inf

bM

Fig. III.15 Association de CNA en tension (MSB) et en courant (LSB).

Le CNA consacr aux M bits de poids forts est constitu dune chelle de 2M rsistances
identiques R connectes en srie entre Vref et la masse, il permet dobtenir un premier
dcoupage grossier de la tension analogique de sortie. Il possde deux bus de sorties
analogiques fournis par deux dcodeurs M vers 2M similaires larchitecture prsent figure
III.6. Le bus not vborne sup est connect aux bornes suprieures des rsistance via lun des dcodeurs,
tandis que le bus not vborne inf est connect aux bornes infrieures via lautre dcodeur (identique au
premier). Pour un code donn les deux bus sont relis respectivement aux bornes suprieure et
infrieure de la mme rsistance tel que :

b
b b
vborne inf = Vref . 1 + 22 + .... + MM
2
2 2
et

b Vref
b b
vborne sup = Vref . 1 + 22 + .... + MM + M
2 2
2 2

ce qui correspond au schma de la figure III.16 :

vborne sup

Vref / 2 M

vborne inf

b
b
Vref 1 + ... + MM
2
2

Fig. III.16 Schma quivalent du CNA MSB.

Le CNA consacr aux K bits de poids faibles est constitu dun rseau de K capacits
pondres de C C / 2K-1 et dune capacit de terminaison C / 2K-1 (la capacit quivalente
totale vaut 2C), il fonctionne selon le principe prcdemment expos de redistribution de
charges une variante prs. La borne infrieure des capacits pondres est relie via des
[Link]/~dutertre/[Link] - 2009

49

Conception avances des circuits intgrs [Link] A/N et N/A

interrupteurs vborne sup ou vborne inf en fonction des K bits de poids faibles. A lindice i, la capacit
C / 2M+i est reli vborne sup pour bM+i = 1, vborne inf pour bM+i = 0. En notant

C D = bM +1C +

bM + 2 C
b
C
+ ... + M K+ K1
2
2

la capacit quivalente rsultant de la mise en parallle de toutes les capacits relie vborne sup
on obtient le schma quivalent de la figure III.7.

vborne sup

Vref / 2 M

vborne inf

CD

2C - C D

b
b
vMSB = Vref 1 + ... + MM
2
2

vSa
vLSB
vMSB

Fig. III.17 Schma quivalent complet.

Do lexpression de la tension analogique de sortie :
b
b b
v Sa = v LSB + Vref 1 + 22 + ... + MM
2
2 2
Vref C D
.
2 M 2C

avec

v LSB =

soit

v Sa =

Vref
b C
b
C
b
b b
. b C + M + 2 + ... + M K+ K1 2C + Vref 1 + 22 + ... + MM
M M +1
2
2
2
2

2 2

v Sa =

Vref bM +1 bM + 2
b
.
+ 2 + ... + M K+ K
M
2 2
2
2

au final

b b
+ Vref 1 + 22 + ... + MM
2

2 2

b
b
b
b
b b

v Sa = Vref 1 + 22 + ... + MM + MM ++11 + MM ++22 + ... + MM ++KK

2
2
2
2
2 2

ce qui correspond bien un CNA M + K bits.

Lintrt de ce cas particulier est dassocier un CNA monotone aux bits de poids forts (cest
lune des proprits des CNA uniforme) un CNA redistribution de charge pour les bits de
poids faible ce qui permet une bonne prcision (suprieure dans le cas de capacits ce
quelle serait pour un deuxime CNA uniforme ralis avec des rsistances).

[Link]/~dutertre/[Link] - 2009

50

Conception avances des circuits intgrs [Link] A/N et N/A

III.4. CNA sur chantillonnage Sigma Delta.

La figure III.10 prsente larchitecture dun convertisseur N/A Sigma Delta
sur chantillonnage.

fs

Kfs
Sur
chantillonnage

Kfs
Noise
shaping

vSa

CNA
1 bit

Analogique

Fig. III.18 Architecture dun CNA Sigma Delta.

Le signal dentre numrique sur N bits la frquence fs traverse en premier lieu un filtre de
sur chantillonnage (ou interpolation) qui fait passer sa frquence dchantillonnage Kfs
(K est appel le facteur de sur chantillonnage). Il est suivi dun tage de traitement du bruit
(noise shaping) et darrondi qui transfert le bruit vers les hautes frquences en faisant passer
le signal sur 1 bit (pour un noise shaping dordre 1, dans la pratique cet tage peut tre dun
ordre suprieur i, on obtient alors un signal sur un nombre i de bits). Le signal analogique de
sortie est finalement obtenu aprs conversion N/A sur 1 bit (ou i bits) et passage par un filtre
passe bas analogique.

CNA -

Sch(f)

Sch(f)

fin fch

[Link]
0

44,1kHz
16 bits

Noise Shaping

fin

Frquence

Sortie Analogique
CNA
1 bit

Filtre analogique
Passe bas (lissage)

Sch(f)

8 fch

11,2 MHz
16 bits

Surchantillonnage x 256
Interpolation et filtre passe bas

11,2 MHz
1 bits

fin

Sch(f)

8 fch

Frquence

fin

Fig. III.19 Illustration spectrale.

[Link]/~dutertre/[Link] - 2009

51

8 fch

Frquence

Conception avances des circuits intgrs [Link] A/N et N/A

La figure III.11 donne lillustration spectrale dans le cas du traitement du signal numrique
dun CD audio.

Les convertisseurs N/A Sigma Delta sont bien adapts au traitement de flux de donnes, ils
trouvent un terrain dapplication trs favorable dans le traitement des flux audio.

[Link]/~dutertre/[Link] - 2009

52

Conception avances des circuits intgrs [Link] A/N et N/A

Bibliographie.
"Principles of data conversion system design", Behzad Razavi.

"Microelectronic circuits", A.S. Sedra, K.C. Smith.

"CMOS Data Converters for Communication", M. Gustavsson, J.J. Wilkner, N.N. Tan.

"Integrated AD and DA converters", R. van de Plassche.

"CMOS Analog Circuit Design", Phillip E. Allen, Douglas R. Holberg.

Articles E370, E371 et E372 des Techniques de lIngnieur, Trait dElectronique, Claude
Prvot.

[Link]

[Link]/~dutertre/[Link] - 2009

53