Conception et fabrication des circuits intgrs (Outils et simulations).
04/03/2014
[Link] Ecole Nationale Suprieure d'Informatique STR
Objectif de TP
Le but de ce TP est de vous familiariser avec les notions de layout en technologie CMOS. Pour cela, on utilise
un petit logiciel nomm MICROWIND , Ce logiciel permet
de designer et de simuler des structures intgres.
Evolution de la technologie
Du transistor au SoC
Premire mesure dvolution : la taille du transistor
Deuxime mesure : la frquence de fonctionnement du processeur
Troisime mesure : le nombre de transistors par circuit
Densit dintgration
SSI Small Scale Integration (1960s) : 1 10 portes / circuit Moins de 100 transistors. MSI Medium Scale Integration: 10 100 portes / circuit Plus de 3000 transistors.
LSI Large Scale Integration (1970s): 100 10 000 portes / circuit Plusieurs dizaines de milliers de transistors.
VLSI Very Large Scale Integration (1980s): + de 10 000 p/c 1 million de transistors.
ULSI Ultra Large Scale Integration (2000s) + de 100 000 porte / circuit
Quatrime mesure : la bande passante.
Cinquime mesure : Taille des bus mmoire.
En rsum
La technologie volue. En rduisant la taille des transistors, elle permet d:
Augmenter la frquence dhorloge. Augmenter la densit dintgration. Augmenter la capacit mmoire. Augmenter la taille des mots.
Augmenter la consommation dnergie
Technologie de fabrication
Comment se construit un circuit ?
Technologie de fabrication
Dessin des masques
Dfinition de Masque et layout
Pour un concepteur de circuit intgr, un masque est la donne de toutes les caractristiques gomtriques lie la ralisation dune tape du processus de fabrication de la puce. le layout correspond lensemble des masques.
Processus de fabrication
Wafer de silicium
Dposition de matriaux, diffusion
Dfinition de dessin par Photlithographie
Bain chimique
Couche disolant Fin Test & encapsulation
Processus de fabrication
Photorsist Mtal Silicium
(a) UV
Photo masque
Dessin opaque Ombre du dessin
(b)
1 er Bain chimique
(c)
Processus de fabrication
2 ieme Bain chimique
(d)
(e)
Rsultat
(f)
Technologies utilises pour la conception des CI
La technologie actuelle utilise des transistors CMOS qui met en jeu la fois des transistors P et N.
Technologies utilises pour la conception des CI
La technologie CMOS (Complementary Mtal Oxyd Semiconductor). la plus rpandue parmi toutes les technologies semi-conducteurs.
04/03/2014
[Link] Ecole Nationale Suprieure d'Informatique STR
17
Technologie CMOS
Peu de consommation de puissance. Une meilleure rsistance au bruit. Toutes les fonctions logiques dans cette technologie sont ralises dune paire de transistors MOS complmentaires (type N, type P).
[Link] Ecole Nationale Suprieure d'Informatique STR
04/03/2014
18
Transistor de type N et de type P
s: source d: drain g: grille
04/03/2014 [Link] Ecole Nationale Suprieure d'Informatique STR
19
Transistor PMOS
Les transistors PMOS sont de bons passeurs de 1, mais de mauvais passeurs de 0
[Link] Ecole Nationale Suprieure d'Informatique STR
04/03/2014
20
Transistor NMOS
Les transistors NMOS sont de bons passeurs de 0 mais de mauvais passeurs de 1
04/03/2014
[Link] Ecole Nationale Suprieure d'Informatique STR
21
VDD
Bloc de transistor PMOS
Les entres
La sortie
Bloc de transistor NMOS
GND
04/03/2014 [Link] Ecole Nationale Suprieure d'Informatique STR
22
Ralisez Le schma d inverseur avec la technologie CMOS??????????
Exemple: un inverseur
VDD Silicium dop (P) mtal
polysilicium Lentre La sortie mtal
1 ou 0
Silicium dop (N)
[Link] Ecole Nationale Suprieure d'Informatique STR
VSS
mtal
24
04/03/2014
Bloc P :Ce bloc met la sortie ltat haut lorsque ses entres sont un tat bas, par consquent sa "fonction de transfert logique" peut tre dcrite par SP = f(, ,).
Bloc N :De la mme manire, le bloc N met sa sortie ltat bas pour des entres ltat haut soit SN = (, , ).
04/03/2014
[Link] Ecole Nationale Suprieure d'Informatique STR
25
Prenons pour exemple le cas de la fonction NOR qui admet lquation logique suivante S = + .
Par consquent le bloc P doit fectuer un ET logique tandis que le bloc N ralise la fonction OU.
04/03/2014
[Link] Ecole Nationale Suprieure d'Informatique STR
26
Porte AND
2 transistors P en parallles , 2 transistors N en sries
Porte AND: 2 transistors P en parallles , 2 transistors N en sries
Porte OR
2 transistors P en sries, 2 transistors N en parallles.
Porte OR: 2 transistors P en sries, 2 transistors N en parallles.
Dessin des masques dun circuit intgr (layout)
La conception d'un circuit CMOS consiste placer sur un substrat plan de silicium faiblement dop, des transistors nMOS et pMOS interconnects par des fils mtalliques, ralisant une fonction bien dfinie.
04/03/2014
[Link] Ecole Nationale Suprieure d'Informatique STR
31
Dessin des masques dun circuit intgr (layout)
Les transistors et les liaisons mtalliques sont fabriqus dans les salles blanches par couches successives grce des mthodes de photolithographie.
Exemple : Structure dun transistor NMOS
Un transistor MOS se rsume l'intersection de deux Couches, le polysilicium et la difusion (N ou P). Le substrat utilis est de type P, ce qui ne ncessite pas de caisson d'isolement pour la ralisation d'un NMOS.
Masque de transistor P et transistor N
Transistor N G
Transistor P
G
Exemple: Layout dun inverseur
Mtal
Transistor P
Transistor N polysilicium
Mtal contact
04/03/2014
[Link] Ecole Nationale Suprieure d'Informatique STR
36
Outil Microwind
04/03/2014
[Link] Ecole Nationale Suprieure d'Informatique STR
37
04/03/2014
[Link] Ecole Nationale Suprieure d'Informatique STR
38
04/03/2014
[Link] Ecole Nationale Suprieure d'Informatique STR
39
04/03/2014
[Link] Ecole Nationale Suprieure d'Informatique STR
40
04/03/2014
[Link] Ecole Nationale Suprieure d'Informatique STR
41
Dimension
la longueur du canal de plus petit transistor pouvant tre fabriqu:
La dimension qui reprsente le degr d'intgration et des performances possibles qu'offre une technologie. Les technologies actuelles permettent de dessiner des transistors dont le canal est d'un dixime de micromtre .
04/03/2014
[Link] Ecole Nationale Suprieure d'Informatique STR
42
Les rgles de dessin
Il existe un certain nombres de contraintes sur les dimensions des
diffrents masques, elles sont imposes par la technologie utilise.
A chaque technologie sont associes des rgles de dessin propres,
leur respect est vrifi par un logiciel de drc ( Design Rules Check ).
source
source
drain drain source drain
source