Chapitre 2 : BOUCLE A VERROUILLAGE DE PHASE (PLL)
2.1 Définition :
La PLL (Phase Locked Loop) consiste en un asservissement de phase afin de synchroniser le
signal d’un oscillateur contrôlable par tension (VCO) avec un signal de référence ou signal
d’entrée.
2.2 Constitution :
Le schéma fonctionnel d’une PLL, figure 2.1, est constituée par les éléments suivants :
Figure 2.1 : Structure d’une PLL
Comparateur (ou détecteur) de phase :
C’est un multiplieur analogique ou un circuit logique, qui évalue la différence de phase θr− θL
du signal de référence (ou d’entrée) et du signal local du VCO. Sa tension de sortie est :
Vd (P) K d θ r (P) θ L (P) d ω r (P) ω L (P)
K
P
Où kd(V/rd) est un gain appelé sensibilité du détecteur.
Filtre de boucle :
Généralement c’est un passe-bas qui élimine la partie HF du signal de sortie du comparateur
Vd(P), et délivre un signal de commande Vf(P) lentement variable à action instantanée sur le
VCO. Le filtre assure éventuellement une correction qui améliore le fonctionnement statique
et dynamique de la PLL, selon sa fonction de transfert choisie, F(P) = Vf(P) / Vd(P).
Oscillateur contrôlé en tension (VCO, Voltage Controlled Oscillator) :
Délivre un signal de sortie dont la fréquence ωL est proportionnelle à sa tension d’entrée ou de
commande Vf(P), telle que :
ω (P) K o
ω L (P) K o Vf (P) θ L (P) L Vf (P)
P P
Où ko(rd/Vsec) est la sensibilité du VCO. On a donc les deux schéma-blocs équivalents :
Figure 2.2 : Schéma-blocs de la PLL en fonction des phases ou des fréquences
En pratique, le VCO travaille relativement à une fréquence ω o appelée fréquence libre ou
fréquence centrale ou fréquence de repos, soit : ω L ( P
) ωo ( P ) K o Vf ( P .) Ainsi pour
Vf(P) = 0, le VCO oscille sur sa fréquence de repos ωo.
2.3 Fonctionnement de la PLL :
Le verrouillage de la boucle signifie que les deux signaux appliqués au comparateur de phase ont
même fréquence. Cette égalité de fréquence est obtenue par la mesure de leur écart de phase.
Le fonctionnement de la PLL est le suivant :
En l’absence de signal à l’entrée de la boucle, ou si la fréquence du signal injecté est en
dehors de la plage de fonctionnement du VCO, la boucle est dite non verrouillée et
fL = Fo.
En présence d’un signal à l’entrée de la boucle, de fréquence fr voisine de Fo, la PLL se
verrouille après un certain temps de réponse.
Soit donc les deux signaux d’entrée appliqués à un multiplieur analogique :
r(t) E r cosω r t r
L(t) E L cosω L t L
A la sortie du multiplieur on a :
Vd (t) kr(t) L(t) cosω r ω L t r L cosω r ω L t r L
kE r E L
2
Après filtrage de la fréquence haute, on obtient le terme utile :
Vd (t) k d cosω r ω L t r L
En premier lieu, il y a asservissement en fréquence jusqu’à égalité ωL = ωr.
En second lieu, il y a asservissement en phase où l’on pose, φr −φL = π/2 −Δθ :
Vd (t) k d cos r L k d sin
Le comparateur de phase est à caractéristique sinusoïdale, qui devient linéaire lorsque
Δθ = θr − θL est faible, soit : Vd(P) ≈ kd [θr(P) − θL(P)].
L’asservissement de phase se termine par Vd(t) = 0, soit Δθ = 0 avec un synchronisme en
π/2 : φr −φL = π/2. Pour d’autres types de détecteurs de phase, on obtient un
synchronisme parfait : φr = φL.
Une fois la boucle est verrouillée ou accrochée, la fréquence fr d’entrée peut varier dans
la plage de verrouillage sans que cette boucle ne décroche et on a toujours fL = fr. Si la
fréquence d’entrée sort de la plage de verrouillage, la boucle décroche et on revient à la
situation d’une boucle non verrouillée. Pour raccrocher la boucle, il faut alors revenir au
voisinage de Fo et pénétrer dans la plage de capture, figure 2.3.
Figure 2.3 : Plages de capture et de verrouillage