UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELÉCTRICA
EAPI ELECTRÓNICA
CIRCUITOS Y SISTEMAS DIGITALES
TUTORIAL- MANEJO DE QUARTUS II
PROFESOR: GUILLERMO TEJADA MUÑOZ
Lima, Perú - julio del 2018
EJEMPLO DE CIRCUITO A IMPLEMENTAR
1) EN ESQUEMÁTICO
2) EN VHDL
PASO 1: CREANDO UN NUEVO PROYECTO
Iniciar Quartus y Abrir “New Proyect Wizard”
Escoja el directorio y nombre del proyecto.
En este caso se ha dejado el directorio por
defecto y el nombre de proyecto es: “halfadder”
Pasar a la página 2 y luego a la página 3 con Next
SELECCIONAR EL FPGA
Seleccione el ModelSim-Altera como Simulador.
Pase a la próxima página con “Next” y se
mostrará un Resumen del proyecto Click Finish.
PASO 2: INGRESAR EL DISEÑO
Seleccione “New” se desplegarán
varias opciones de edición:
Seleccione:
“Block Diagram/Schematic File”
Presionar el icono el símbolo de puerta lógica (ver flecha). Se abrirá una ventana con las
librerías, desplegar Primitives Logic , aparecerán un conjunto de puertas lógicas. Cada vez
que seleccione una puerta presione OK.
Para conectar las puertas utilice el “Orthogonal Node
Tool”, como s indica en la flecha.
Los pines de entrada y salida pueden encontrarse desplegando Primitives Pin
Los nombres de los pines pueden ser renombrados. Guarde el
diseño: File Save. Se abrirá una ventana preguntando por el
nombre del esquemático y el lugar donde guardar el diseño.
Guarde con el nombre por default: halfadder.
PASO 3: SÍNTESIS
En la etapa de Síntesis se realiza un análisis del diseño esquemático con la
finalidad de generar el circuito en el dispositivo FPGA. Para ello debe
seleccionar:
Seleccione: Proccesing Start Compilation
Al final del proceso se pueden generar errores que pueden ser vistos en la parte
inferior del esquemático. Verifique las conexiones erradas. En caso de éxito la
próxima etapa es la simulación.
También para compilar puede presionarse
PASO 4: SIMULACIÓN
Para la simulación se utiliza el simulador
ModelSim que viene incorporado en el
Quartus. Verifique su configuración
abriendo ToolsOptions
Haga Click en EDA Tool Options y escriba el path de
ModelSim. Si no está instalado, entonces vaya a la
página de Altera y baje e instale:
Modelsim-Altera Starter Edition
Se sugiere: Instalar en el directorio de Altera.
Para inicializar la Simulación seleccione:
ToolsRun Simulation Tool Gate Level Simulation
Cuando se inicia , cierre la presentación de windows,
e inicie la simulación colocando ModelSim en
“simulation mode”, seleccione:
SimulateStart Simulation.
Presione el Tab “Desing” y
Despliege “+ work” y haga click
en “halfadder Entity”. Haga click
en OK o click dos veces en el
archivo.
Las señales de interés para el halfadder son: A0, B0, S0 y S1
Para transferir las señales de
interés, coloque el mouse
sobre la señal y con el click
derecho seleccione del menu
popp-up:
AddTo WaveSelect Signals
Para colocar la señal a 1 o 0, sobre la señal haga click con el botón derecho, y en la ventana
emergente seleccione el valor. En el caso de la figura la señal B0 es forzada a 1.
En la figura se ha forzado para que las señales de entrada sean A0=0, B0=1 y
el periodo de la simulación se ha colocado en 100ps. Luego de presionar el botón
RUN el resultado ha sido de S0=1 y S1=0.
Las señales de entrada
A0 y B0 han sido
cambiadas para tomar
todas las combinaciones
posibles entre A0 y B0.
Generándose las respuestas
esperadas, según su tabla
lógica.
PASO 5: PROTOTIPADO DEL FPGA
Para asociar las señales de entrada y salida del esquemático con
los pines físicos del FPGA seleccione del menú: Assignmente Pin Planner.
1
Designar:
A0 al PIN_Y23,
B0 al PIN_Y24,
S0 al PIN_H15
S1 al PIN_G16
2
Luego, ejecutar una nueva síntesis (Botón compilar del menú) para asignar los pines físicos al diseño.
Conectar el programador (aquí está inserto el FPGA) a la entrada
USB de la PC (donde está instalado el QUARTUS).
Corra la herramienta de programación del menú:
Tools Programmer
También presionando
PROBLEMAS CON RESPECTO LA HERRAMIENTA DEL PROGRAMADOR FPGA
• No se ha encontrado el puerto USB (placa DE2 no detectada).
Solución: Ingresar en el menú de inicio de Windows a ''Dispositivos e
impresoras'' y proceda con la instalación del nuevo controlador. El controlador
DE2 se encuentra en la carpeta Quartus II: C: \ altera \ 12.1 \ quartus \ drivers.
Note: No seleccionar directorios x32 o x64.
Para sistemas Linux, siga el procedimiento estándar.
• El USB-Blaster [USB-0] no se muestra.
Solución: Verificar que el cable USB está conectado a la entrada '' Blaster ''.
Presione el botón '' Configuración de hardware '', haga doble clic en '' USB-
Blaster '' y cierre la ventana de Configuración de hardware.
PROBLEMAS CON RESPECTO LA HERRAMIENTA DEL PROGRAMADOR FPGA
• El archivo [Link] no se muestra.
Solución: presione el botón '' Agregar archivo '', vaya a c: \ LabSession
\ lab1 \ output_files y haga doble clic en [Link]. Después de
haber terminado la descarga al FPGA, para verificar la funcionalidad
del circuito en el tablero, simplemente cambie las entradas (A0) y
(B0) '' encendido '' y '' apagado '', y haga una comparación entre los
resultados mostrados en las salidas S0 y S1.
ESPECIFICANDO EL CIRCUITO CON LENGUAJE
VHDL
PASO 1: CREANDO UN NUEVO PROYECTO
Se procede de la misma forma como en el caso anterior.
PASO 2: INGRESAR EL DISEÑO
En este caso se selecciona el archivo:
File New
Design Files VHDL File
Escribir en el editor de texto el código VHDL del semisumador
Guardar: File Save
El nombre por default para guardar el archivo es: [Link]
Es importante asegurarse que el nombre de la entidad sea también halfadder, de
otra manera la herramienta de síntesis no podrá encontrar la entidad para sintetizarla.
PASO 3: SÍNTESIS
Se procede de la misma forma como en el caso anterior.
PASO 4: SIMULACIÓN
Después de configurar el simulador como en el caso anterior. Seleccione:
ToolsRun Simulation Tool RTL Simulation
Y proceda de la misma forma como en el caso anterior.
PASO 5: PROTOTIPADO DEL FPGA
Proceda de la misma manera como en el caso anterior.
Manual DE2-115 de Altera. [Link]
115/DE2_115_User_Manual.pdf
Eduardo Augusto Bezerra, Djones Vinicius Lettnin (2014). Synthesizable VHDL
Design for FPGAs. Springer International Publishing Switzerland.