ARQUITECTURA DE COMPUTADORES

TRABAJO
INGENIERIA EN SISTEMAS DE INFORMACION PRACTICO Nº6

UNIVERSIDAD TECNOLOGICA NACIONAL - FACULTAD

REGIONAL TUCUMAN CICLO 2019

TRABAJO PRACTICO Nº6

1) A) SEMISUMADOR
Un semisumador es un circuito que tiene como entradas dos números de 1 bit (yi ,xi) y
produce como salida la suma (si) y el acarreo (ci). Se muestran el bloque, la tabla de
verdad, las funciones, para el acarreo y la suma, y el circuito.

B)

2) A)

B) El primer semisumador nos daría el resultado de la suma entre Xi e Yi, así como también
su acarreo correspondiente, al resultado de este, ingresa en otro semisumador al cual,
también ingresara el acarreo (Ci) el resultado de este semisumador será la salida del
sumador completo (Si) y el acarreo de este ingresara a una compuerta and con el acarreo
del primer semisumador dándonos de esta forma el acarreo del siguiente (Ci+1).

3) A)

B) Se colocan los 2 números en sus respectivas entradas, por ejemplo en numero a

0010(A0=0, A1=1,A2=0,A3=0) y de la misma forma con un número B de 4 bits, En C0
 ARQUITECTURA DE COMPUTADORES
TRABAJO
INGENIERIA EN SISTEMAS DE INFORMACION PRACTICO Nº6

UNIVERSIDAD TECNOLOGICA NACIONAL - FACULTAD

REGIONAL TUCUMAN CICLO 2019

debemos poner un 0 debido a que la primera suma no posee un acarreo y 0 es el elemento

neutro de la suma, el acarreo producto del primer sumador (C1) será el 3er bit de entrada
en nuestro segundo sumador completo y así hasta tener 4 sumadores completos.

4) A)

B) Se insertan los bits en X e Y en sus respectivas posiciones y en Z se coloca un 0 Debido a que

este es el primer acarreo y el valor 0 no afecta el resultado de la suma como producto de esto
tendremos el resultado de la primera suma S0 y el acarreo del siguiente elemento de la suma.

6) Un decodificador es un circuito lógico que tiene n entradas y 2n salidas. Para una

combinación dada de las n entradas, solamente una salida tomará el valor de 1, y todas las
demás tomarán el valor de 0. Si se tienen n entradas para un circuito lógico, existirán 2n
combinaciones posibles de los valores de las variables independientes, cada una de las
cuales corresponderá a un minitérmino de las n variables independientes. Por
consiguiente, cada minitérmino está asociado a una de las 2n salidas. El nombre que se le
da a este dispositivo es decodificador de n X 2n.

7 A)
A B C S0 S1 S2 S3 S4 S5 S6 S7
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1

S0 = HA’B’C’
S1= HA’B’C
S2= HA’BC’
 ARQUITECTURA DE COMPUTADORES
TRABAJO
INGENIERIA EN SISTEMAS DE INFORMACION PRACTICO Nº6

UNIVERSIDAD TECNOLOGICA NACIONAL - FACULTAD

REGIONAL TUCUMAN CICLO 2019

S3= HA’BC
S4= HAB’C’
S5= HAB’C
S6= HABC’
S7= HABC

DECODIFICADOR
OCTAL

3X8

B) Se ingresan los valores A, B y C , siempre que H(habilitador) se encuentre en 1 solo uno de

los circuitos nos devolverá 1 y esa será la solución. En caso de que H sea 0 se dice que el
decodificador esta deshabilitado y siempre devolverá 0 en cualquiera de las soluciones.

8)
 ARQUITECTURA DE COMPUTADORES
TRABAJO
INGENIERIA EN SISTEMAS DE INFORMACION PRACTICO Nº6

UNIVERSIDAD TECNOLOGICA NACIONAL - FACULTAD

REGIONAL TUCUMAN CICLO 2019

A B C D0 D1 D2 D3 D4 D5 D6 D7 F
0 0 0 0 X X X X X X X 0=D0
0 0 0 1 X X X X X X X 1=D0
0 0 1 X 0 X X X X X X 0=D1
0 0 1 X 1 X X X X X X 1=D1
0 1 0 X X 0 X X X X X 0=D2
0 1 0 X X 1 X X X X X 1=D2
0 1 1 X X X 0 X X X X 0=D3
0 1 1 X X X 1 X X X X 1=D3
1 0 0 X X X X 0 X X X 0=D4
1 0 0 X X X X 1 X X X 1=D4
1 0 1 X X X X X 0 X X 0=D5
1 0 1 X X X X X 1 X X 1=D5
1 1 0 X X X X X X 0 X 0=D6
1 1 0 X X X X X X 1 X 1=D6
1 1 1 X X X X X X X 0 0=D7
1 1 1 X X X X X X X 1 1=D7

FUNCIONES LOGICAS:

_ __ __ _ _ _ __ _ _

F= A B C D0 + A B C D1 + A B C D2 + A B C D3 + A B C D4 + A B C D5 + A B C D6 + A B C D7
 ARQUITECTURA DE COMPUTADORES
TRABAJO
INGENIERIA EN SISTEMAS DE INFORMACION PRACTICO Nº6

UNIVERSIDAD TECNOLOGICA NACIONAL - FACULTAD

REGIONAL TUCUMAN CICLO 2019

B) Multiplexor
En este caso el circuito presenta 8 entradas y posee 3 selectores A ,B ,C que pueden adquirir los
valores 0 o 1 y en base a los valores de los selectores solo saldrá una de las soluciones
propuestas.

9)

D A B C Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z7
0 X X X 0 0 0 0 0 0 0 0
1 0 0 0 1 0 0 0 0 0 0 0
1 0 0 1 0 1 0 0 0 0 0 0
1 0 1 0 0 0 1 0 0 0 0 0
1 0 1 1 0 0 0 1 0 0 0 0
 ARQUITECTURA DE COMPUTADORES
TRABAJO
INGENIERIA EN SISTEMAS DE INFORMACION PRACTICO Nº6

UNIVERSIDAD TECNOLOGICA NACIONAL - FACULTAD

REGIONAL TUCUMAN CICLO 2019

1 1 0 0 0 0 0 0 1 0 0 0
1 1 0 1 0 0 0 0 0 1 0 0
1 1 1 0 0 0 0 0 0 0 1 0
1 1 1 1 0 0 0 0 0 0 0 1

Z0=DA’B’C’
Z1=DA’B’C
Z2=DA’BC’
Z3=DA’BC
Z4=DAB’C’
Z5=DAB’C
Z6=DABC’
Z7=DABC

DEMULTIPLEXOR

1X8
 ARQUITECTURA DE COMPUTADORES
TRABAJO
INGENIERIA EN SISTEMAS DE INFORMACION PRACTICO Nº6

UNIVERSIDAD TECNOLOGICA NACIONAL - FACULTAD

REGIONAL TUCUMAN CICLO 2019

Este posee una entrada llamada D que se nos dará una solución entre Z0 y Z7, dependiendo de
la entrada de los selectores en este caso son A, B y C, debido a que 23
Es número de salidas que este posee y arrojara uno de las soluciones siempre que D se
encuentre en 1.

10) Una celda Biestable, comúnmente llamada Latch, es un circuito lógico que puede
almacenar un valor booleano o 1 bit.
Celda biestable construida con bloques NOR, llamado Biestable S-R.

La salida Q se conoce como la salida normal de la celda y la salida Q´, es el

complemento de la salida Q y se conoce como salida complementada. Las entradas S y R

reciben el nombre de SET (activar) y RESET (desactivar).

Para procede al análisis es necesario suponer ciertos valores iniciales para las salidas Q y Q’.
Supongamos que inicialmente el valor de Q es 0, el valor de Q’ es 1 y los valores de S y R
también son 0. Las entradas del bloque NOR superior son Q=0 y S=0. Entonces, la salida Q’=1
significa que la entrada del bloque NOR inferior son Q’=1 y R=0, con salida Q=0, coincidiendo
con el valor de Q. En esas condiciones la salida biestable no cambia.

Ahora supongamos que Q es 1, el valor de Q’ es 0 y los valores de entrada de S y R también son

0. Las entradas del bloque NOR superior son Q=1 y S=0. Entonces, la salida Q’=0 significa que la
entrada del Bloque NOR inferior son Q’=0 y R =0, con salida Q=1, coincidiendo con el valor de
Q. En estas condiciones la salida del biestable se mantiene estable.

De los casos analizados puede concluirse que el biestable es capaz de mantener 0 o 1 en su

salida Q, cuando sus entradas S y R son ambas 0.

11) Señal De Reloj

La señal de reloj generalmente es una forma de onda que altera su valor entre los niveles de
voltaje correspondiente al 0 y al 1 lógico.

12) Flip-Flop SR sincrónico

 ARQUITECTURA DE COMPUTADORES
TRABAJO
INGENIERIA EN SISTEMAS DE INFORMACION PRACTICO Nº6

UNIVERSIDAD TECNOLOGICA NACIONAL - FACULTAD

REGIONAL TUCUMAN CICLO 2019

La salida del Flip Flop SR sincrónico cambia tras un breve retardo esto es debido al cambio que
sufre en la entrada producto del clock o de la señal de reloj.

13) Flip Flop D Sincrónico

CK D Q Q’
0 0 Q Q’
0 1 Q Q’
 ARQUITECTURA DE COMPUTADORES
TRABAJO
INGENIERIA EN SISTEMAS DE INFORMACION PRACTICO Nº6

UNIVERSIDAD TECNOLOGICA NACIONAL - FACULTAD

REGIONAL TUCUMAN CICLO 2019

1 0 0 1
1 1 1 0

Tiene una única entrada en el cual se ingresa el valor que se desea guardar adicionalmente a la
entrada de reloj

14) El Flip Flop S-R Maestro- esclavo, tiene dos Flip Flop S-R. El de la izquierda se conoce como
maestro y el de la derecha como esclavo.

Cuando la señal de reloj pasa de 0 a 1, se activa la operación del FF S-R Maestro pero
las salidas externas del FF no cambian. Al cambiar la señal de reloj de 1 a 0, inicia la operación
del FF S-R esclavo y el maestro ya no cambia, produciendo las salidas externas del FF.

15)

Un registro de desplazamiento acepta y/o transfiere información vía serie. La figura

muestra un registro de desplazamiento de 8 bits construido a partir de biestables D

sincrónicos.

Los datos se introducen únicamente a través del biestable que esta más a la izquierda.

Con cada pulso de reloj, los datos se desplazan a la derecha una posición, y el bit mas a la

derecha se transfiere afuera.

16)
 ARQUITECTURA DE COMPUTADORES
TRABAJO
INGENIERIA EN SISTEMAS DE INFORMACION PRACTICO Nº6

UNIVERSIDAD TECNOLOGICA NACIONAL - FACULTAD

REGIONAL TUCUMAN CICLO 2019

Un registro en paralelo consiste en un conjunto de memorias de un bit que se pueden

leer o escribir simultáneamente. Se usa para almacenar datos. Si todos los bits del registro se

cargan simultáneamente con un pulso de reloj común, se dice que la carga se efectúa en

paralelo.

17)

Los sistemas combinacionales están formados por un conjunto de compuertas

interconectadas cuya salida, en un momento dado, esta únicamente en función de la entrada,
en ese mismo instante. Por esto se dice que los sistemas combinacionales no cuentan con
memoria.

En cambio, los sistemas secuenciales, son capaces de tener salidas no solo en función a través
de sus estados internos. Esto se debe a que los sistemas secuenciales tienen memoria y son
capaces de almacenar información a través de sus estados internos.

Un sistema combinacional puede tener n entradas y salidas m.