Teoría y Código MATLAB de PLL
Traducido por
ScribdTranslationsTeoría y Código MATLAB de PLL
Traducido por
ScribdTranslationsVea discusiones, estadísticas y perfiles de autores para esta publicación en:Invalid input. Please provide the text to be translated.
PLL simple, incluyendo el código de MATLAB para PLL y su teoría.
Propuesta de Investigación· Marzo 2016
DOI: 10.13140/RG.2.2.16280.60166
CITAS LECTURAS
0 1,828
1 autor
Ghullam Mustafa Channa
Universidad Quaid-e-Awam de Ingeniería, Ciencia y Tecnología
2PUBLICATIONS 0CITAS
VER PERFIL
Algunos de los autores de esta publicación también están trabajando en estos proyectos relacionados:
Simulaciones de bucles de bloqueo de fase de señal mixtaVer proyecto
Todo el contenido siguiente a esta página fue cargado porGhullam Mustafa Channael 04 de mayo de 2017.
El usuario ha solicitado la mejora del archivo descargado.
Principio de funcionamiento del bucle de fase bloqueada:
El bucle de enganche de fase es un circuito que genera una frecuencia que finalmente detecta el
diferenciadelafrecuencia de entrada y la frecuencia de salida. Según cuál
corrige la frecuencia de salida para sincronizar o bloquear la frecuencia de entrada de
Bucle de Enganche de Fase. Así que, en otras palabras, también podemos decir que un Bucle de Enganche de Fase
genera una señal que tiene fase y su relación es la misma que la señal de referencia, es decir,
frecuencia de entrada.
Diagrama de Bloques de un Bucle de Enganche de Fase:
Aquí hay tres bloques de bucle de enganche de fase:
1) Detector de Fase
Filtro de Paso Bajo
3) VCO (Oscilador Controlado por Voltaje)
Se describen de la siguiente manera:
1) Detector de fase:
El detector de fase es un comparador que compara la diferencia entre la entrada
frecuencia y la frecuencia de salida y finalmente da un voltaje (que es una DC
voltaje), que es directamente proporcional a la diferencia entre la entrada
frecuencia y la frecuencia de salida. Y el Detector de Fase es seguido por un bajo
filtrar paso. El voltaje de fase o el voltaje de error es la entrada de un filtro de paso bajo.
2) Filtro de Paso Bajo:
Para alternar los componentes de alta frecuencia de las señales de error. Significa que alterna.
el componente de alta frecuencia de este voltaje de error. Y finalmente la salida del
se aplica un filtro de paso bajo al VCO, después de amplificar.
3)VCO:
El oscilador controlado por voltaje genera la frecuencia. Controla la salida.
frecuencia de tal manera que la frecuencia de salida se vuelve igual a la entrada
frecuencia. O podemos decir que la diferencia entre la frecuencia de entrada y el
la frecuencia de salida se reduce a un nivel mínimo. Y finalmente, la salida del VCO es
enviado de regreso al detector de fase. Entonces, las dos frecuencias del detector de fase se convierten en
igual. Y de esta manera la frecuencia de salida se vuelve igual a la frecuencia de entrada. O
podemos decir que la frecuencia de salida se bloquea con la frecuencia de entrada.
Así que todo esto se trata del funcionamiento del PLL.
Aquí, al final podemos decir que, cuando la señal de CA no se aplica, o cuando no hay
14ES11 Artículo de investigación sobre PLL Hecho por: Ghullam Mustafa Channa
la señal entonces la salida del detector de fase es cero. En este momento, el VCO funciona a su
frecuencia de funcionamiento libre o podemos decir que el VCO opera a su frecuencia central. Aquí un
La frecuencia de funcionamiento libre también se llama frecuencia central. Y cuando una señal de entrada es
aplicado luego se aplica el error de fase. Y de tal manera que cuando el error de fase es
aplicado entonces el VCO funciona de tal manera que su frecuencia de salida se vuelve igual
para introducir la frecuencia.
Este es el principio básico de PLL.
Un Código Fuente Para un Sistema de Rango de Fase Bloqueado Simple en MATLAB:
cerrartodo;
borrar todo;
reg1=0;
reg2=0;
reg3=0;
sqrt(2)/2
theta=2*pi*1/100;
kp=[(4*eta*theta)/(1+2*eta*theta+theta^2)];
ki=[(4*theta^2)/(1+2*eta*theta+theta^2)];
d_phi_1=1/20;
n_data=100;
fornn=1:n_datos
phi1=reg1+d_phi_1;
phi1_reg(nn)=phi1;
exp(j*2*pi*reg1);
s2=exp(j*2*pi*reg2);
s1_reg(nn)=s1;
s2_reg(nn)=s2;
t=s1*conj(s2);
phi_error=atan(imag(t)/real(t))/(2*pi);
phi_error_reg(nn)=phi_error;
sum1=kp*phi_error+phi_error*ki+reg3;
reg1_reg(nn)=reg1;
reg2_reg(nn)=reg2;
phi1
reg2=reg2+sum1;
reg3=reg3+phi_error*ki;
phi2_reg(nn)=reg2;
fin
figura(1)
graficar(phi1_reg);
espera
trazar(phi2_reg,'r')
retraso
grillón
14ES11 Documento de investigación sobre PLL Hecho por: Ghullam Mustafa Channa
Gráfico de Fase
etiqueta_x('Muestras');
etiqueta y('Fase');
figura(2)
trazar(phi_error_reg);
título('Error de fase del detector de fase');
reja
etiqueta del eje X('Muestras(n)');
etiquetaY('Error de Fase (Grados)');
figura(3)
trazar(real(s1_reg));
espera
trazar(real(s2_reg),'r');
sujetar
reja
Señal de Entrada y Señal de Salida del VCO
etiqueta x('Muestras');
etiqueta_y('Amplitud');
ejes([0 n_data-1.1 1.1]);
Este código de MATLAB genera la salida del bucle de enganche de fase que permanece en
estados transitorios algún tiempo y luego se va lentamente y finalmente permanece en un estado estable
estado.
Así, la frecuencia de salida se bloquea con la frecuencia de entrada.
Los tres gráficos de este sistema de bucle de fase también se generan, que son
adjunto con ello.
14ES11 Documento de investigación sobre PLL Hecho por: Ghullam Mustafa Channa