188 Electrónica D igital

9 TECNOLOGÍA CMOS. DIVERSIDAD DE CONFIGURACIONES 9.1. Puertas complementarias

9.1. Puertas complementarias
Las puertas lógicas CMOS se construyen mediante dos planos «duales» de
9.2. Tipos de salidas y de entradas
transistores: plano N y plano P; a cada una de las entradas le corresponden sendos
9.3. Puertas de transmisión transistores, uno en el plano N y otro en el plano P, conectados de acuerdo con la dualidad
9.4. Realización CMOS de las estructuras matriciales serie-paralelo.
9.5. Dispositivos programables
VCC
La tecnología CMOS, introducida en el capítulo anterior, ha permitido la construcción a
de puertas booleanas con características cuasi-ideales, pues su resistencia de entrada es b las entradas se activan con valor 0:
c Plano paralelo operación "y"
prácticamente infinita, la de salida muy baja y el consumo estático es nulo. Además, el ... P
juego de conexiones serie-paralelo permite una gran diversidad de puertas, combinando serie operación "o"
m + una inversión global
operaciones suma y producto, pero siempre de tipo inversor (con una inversión global sobre
y
el conjunto de operaciones).
a
Las salidas de estas puertas pueden ser modificadas para incorporar un estado de b
desconexión (alta impedancia) o para manejar una tensión o una intensidad de salida c Plano serie operación "y"
relativamente altas (drenaje común); por su parte, las entradas pueden ser dotadas de ... N paralelo operación "o"
histéresis (dos tensiones de conmutación) para evitar «rebotes». m + una inversión global
: porque transmiten el valor "0"
Pero, además de las puertas complementarias, la tecnología CMOS ofrece otros tipos
de puertas que resultan muy útiles para algunas aplicaciones específicas: Consideremos la puerta representada en la siguiente figura:
² Puertas de transmisión que actúan como simples interruptores (permitiendo o Vc c
interrumpiendo el paso del valor booleano presente en su entrada); con ellas pueden a
construirse multiplexores y biestables, de dimensiones y tiempos de propagación más c
reducidos que los conformados con puertas inversoras; b

² Puertas Nor con un solo plano de transistores, el NMOS (junto con un transistor
d e
PMOS único, como resistencia de polarización), que pueden tener muchas entradas y, por
ello, son adecuadas para construir estructuras matriciales (decodificadores, multiplexores, y = (a +b) .c + d.e
ROM, PAL, PLA, …). c d

Las estructuras matriciales se transforman en programables cuando la conexión de

los transistores del plano N se hace a través de «fusibles». La introducción de transistores a b e
de doble puerta, la interior de ellas aislada, es otra forma (menos «destructiva») de
anular su conexión; la acumulación de carga eléctrica negativa en la puerta aislada eleva
su tensión umbral e impide que el transistor pueda conducir (es como si no estuviera - en su plano N, la configuración de transistores corresponde (de acuerdo con el álgebra
presente), con la ventaja de que esta programación puede ser «borrada», descargando de conmutadores) a la función (a + b).c + d.e , a la cual debe añadirse una negación
dicha puerta aislada. Las denominaciones EPROM, EEPROM y FLASH corresponden global ya que dicho plano N transmite el valor 0; de forma que la función conformada
a tres etapas sucesivas en el desarrollo de este tipo de transistores de doble puerta, con tres por dicho plano es: y = (a + b).c + d.e
tipos diferentes de borrado.
- en cuanto al plano P, transmite el valor 1 pero sus transistores conducen cuando su
En suma, la aportación de la tecnología CMOS a los circuitos digitales no se limita a entrada es 0, es decir, corresponden a variables negadas ( a, b, c, d, e ) y su
su propio tipo de puertas inversoras sino que ofrece una amplia gama de opciones con configuración (de acuerdo con el álgebra de conmutadores) produce la función
diferentes prestaciones y campos de aplicación. (a . b + c) . (d + e) ; de manera que la función conformada por dicho plano es la
misma que la del plano N: y = (a . b + c) . (d + e) = (a + b).c + d.e
Tomás Pollán Santamaría. Tecnología Electrónica. E.U.I.T.I.Z. Universidad de Zaragoza. tpollan@[Link]
9. Diversidad de configuraciones CMOS 189 190 Electrónica D igital

La combinación serie-paralelo de transistores permite una amplia diversidad de Permiten una amplia diversidad de puertas
puertas: puede configurarse cualquier función booleana que corresponda a una serie de El juego de conexiones serie-paralelo permite configurar funciones complejas y
sumas y productos con una inversión global; si dentro de la expresión algebraica aparecen muy diversas en una misma puerta, con la limitación de que la expresión de la función
otras inversiones, cada una de ellas da lugar una puerta adicional. tenga una negación global sobre el conjunto de operaciones booleanas (puerta inversora) y
de que tal negación sea la única que aparezca: cada negación da lugar a una puerta
Consideremos la función del apartado 5.1., en el que se estudió su construcción de adicional.
cuatro formas conceptualmente diferentes; la configuración de esta función con puertas
inversoras CMOS, utilizando el menor número de transistores posible, conduce a la Las entradas son de tipo capacitivo
siguiente expresión:
La resistencia de entrada es muy alta (> 10 MΩ), lo cual asegura un buen acoplo en
y = d.a + c.b + c.a.(d + b) = d.a + c.b + c.a.(d + b) tensión. Además, los transistores MOS presentan una capacidad de puerta que es preciso
cargar o descargar en la conmutación cuando cambia el valor booleano presente en la
= (d + a).(c + b).(c.a.(d + b) correspondiente entrada; tal transitorio de carga o descarga:
Vcc
- da lugar a tiempos de conmutación que limitan la velocidad de trabajo de la puerta
d d c - limita, asimismo, el fan-out de la puerta anterior, es decir, el número de entradas de
c a otras puertas que pueden conectarse sobre una salida (pues tal número condiciona la
velocidad de trabajo)
a b
b
c.a.( d + b)
y
- requiere un aporte puntual de intensidad durante la conmutación, que da lugar a un
consumo dinámico proporcional a la frecuencia de las conmutaciones
c
- genera «ruido» sobre las líneas de alimentación como consecuencia del «pulso» de
a
intensidad necesario para la conmutación.
d a

El hecho de que la entrada sea capacitiva (un diminuto condensador) y que el valor
d b c b de dicha capacidad sea muy reducido hace que una mínima aportación de carga eléctrica
sobre el terminal de puerta genere altas tensiones (∆V = Q/C), con el riesgo de
perforación del dieléctrico (de la delgadísima capa de óxido de silicio que forma la
Esta forma de construcción CMOS es la que se utiliza al diseñar un circuito puerta). Lo cual constituye un problema de tipo práctico, relativo a la manipulación de los
integrado de aplicación específica (ASIC); la elección de las puertas inversoras más circuitos integrados MOS: la perforación puede producirse por la propia carga estática
apropiadas para cada función concreta permite minimizar el área de integración de las acumulada en el cuerpo de quien los utiliza.
mismas y disminuir sus tiempos de propagación.
Por ello, es necesario adoptar una serie de precauciones en el manejo y
9.1.1. Características de las puertas complementarias almacenamiento de los circuitos integrados MOS, evitando en lo posible el roce con los
terminales del integrado; los circuitos deben conservarse en las habituales «tiras de
Puertas compuestas por sólo transistores MOS plástico» o en almohadillas antiestáticas; los puestos de trabajo dedicados al montaje de
El reducido tamaño de los transistores MOS, su autoaislamiento (que facilita su placas con circuitos integrados MOS deben tener un diseño apropiado para eliminar
integración contigua) y la ausencia de resistencias u otros componentes hacen que las (mediante adecuadas «tomas de tierra») toda posible carga en los instrumentos y en las
puertas CMOS necesiten una área de integración muy reducida. personas.

Conformadas por dos planos de transistores La salida de cada puerta es resistiva

Cada entrada aporta dos transistores (un PMOS y un NMOS) y las conexiones en Cada plano de transistores, cuando conduce, presenta una resistencia que
cada plano son duales (serie ↔ paralelo) respecto al otro, lo cual supone una cierta corresponde a la zona lineal u óhmica de sus transistores; tal resistencia depende de las
complejidad en las líneas de conexión y una ocupación de área que (siendo de por sí muy dimensiones de los transistores (disminuyendo en proporción inversa al aumento de su
reducida) es mayor que la necesaria en las tecnologías que utilizan un solo transistor por anchura).
entrada (NMOS).
Pero con ello se consigue que en cada situación booleana conduzca solamente uno de
los dos planos, lo cual supone un consumo estático nulo.
9. Diversidad de configuraciones CMOS 191 192 Electrónica D igital

La resistencia de salida de una puerta afecta a: Este tipo de adaptador tri-estado puede ser incorporado en la salida de una puerta
- la intensidad suministrable por la puerta booleana o en las salidas de un bloque digital para incluir la opción de salida en alta
- los procesos de conmutación (carga y descarga de las capacidades de entrada de las impedancia (desconexión); asimismo, un conjunto de n adaptadores con una habilitación
puertas siguientes) y, en consecuencia, a los tiempos de propagación y a la velocidad común configuran un bloque digital típico: el adaptador para n líneas o adaptador tri-
de trabajo de la puerta estado de bus (buffer tri-estate).
- la inmunidad frente al «ruido» en términos de potencia.

Se presentan varios transistores en serie E

La presencia de transistores en serie supone el correspondiente aumento de la
Adaptadores tri-estado para un bus de 8 líneas
resistencia de salida de la puerta, lo cual repercute, de acuerdo con el apartado anterior, en
la intensidad suministrable por la puerta, en los tiempos de propagación y la velocidad de Otro tipo particular de salida elimina el plano P y deja la puerta incompleta,
trabajo y en la inmunidad frente al «ruido» en términos de potencia. solamente con el plano NMOS: tales salidas se denominan de drenaje abierto (aunque es
Al aumentar el número de transistores en serie las características de una puerta más frecuente el uso del término colector abierto que procede del mismo tipo de salidas
CMOS empeoran en gran medida: disminuye la intensidad disponible en la salida y el en la familia TTL). Estas puertas deben completarse exteriormente mediante una
margen de ruido en potencia y aumentan los tiempos de propagación. Además, este efecto resistencia de polarización RC conectada a la alimentación VCC.
no es meramente lineal sino que se ve incrementado por el desplazamiento de la tensión Ahora bien, la resistencia de polarización RC puede conectarse a una tensión
de fuente (en el caso de transistores NMOS el segundo de la serie no tiene su terminal de
diferente de la de alimentación del circuito integrado, modificándose así el valor de
fuente a 0 V sino conectado al drenaje del primero de ellos, de manera que VGS < VG y
tensión correspondiente al 1 booleano, lo cual es útil para efectuar el acoplo con otras
así sucesivamente,…). familias lógicas o con otros componentes que empleen niveles de tensión diferentes.
Por ello, conviene limitar el número de entradas de las puertas CMOS de forma que
Además, en los inversores de drenaje abierto, la existencia de un único transistor
el número de transistores conectados en serie no sea superior a 5 o 6 en ninguno de los
permite fabricarlos con mayor capacidad en tensión y en intensidad, configurando
dos planos (el efecto es aún peor en el plano P que en el N).
adaptadores que permiten conectar directamente el inversor a dispositivos que requieren
mayores valores de tensión o intensidad, por ejemplo, visualizadores, pequeños relés, etc.
Tales adaptadores suelen admitir hasta 15 ó 30 V de tensión sobre el transistor de salida
9.2. Tipos de salidas y de entradas (cuando se encuentra en corte) e intensidades del orden de 50 mA (cuando conduce).
En el apartado 4.2. se introdujo la situación de desconexión como un tercer estado de Las salidas de varias puertas de drenaje abierto pueden unirse sobre la misma
las salidas de las puertas booleanas que permite conectar múltiples salidas en paralelo, con resistencia de polarización RC configurando una operación "y" entre las mismas (siempre
tal de que, en cada momento, actúe una de ellas y las demás se encuentren en alta que una de las salidas se encuentra a 0, su transistor conduce y la salida global es 0):
impedancia: el resultado es el multiplexado de las salidas y la selección de una de ellas. operación "y" cableada.
Este tipo de salidas se denomina tri-estado y puede conseguirse mediante
adaptadores como el representado en la siguiente figura: Las entradas de los circuitos integrados CMOS están protegidas frente a
«sobretensiones» mediante dos diodos en polarización inversa que se añaden en el
VCC
proceso de fabricación; éstos recortan las tensiones negativas (por debajo de -0,6 V) y
E: habilitación aquellas tensiones positivas que superan (en más de 0,6 V) la de alimentación (los datos
control del triestado catálogo incluyen la intensidad máxima que soportan estos diodos con la notación Iclamp):
Vcc

D: dato Vi a la pareja de transistores

PMOS y NMOS
E
Cuando la entrada de habilitación E tiene valor nulo, los dos transistores de salida se Las salidas de las puertas CMOS presentan un efecto análogo de limitación de
encuentran en corte, mientras que para E = 1 la salida adopta el mismo valor booleano tensión, debido a que el drenaje de un transistor MOS forma siempre una unión PN con el
que la entrada D. substrato del mismo.
9. Diversidad de configuraciones CMOS 193 194 Electrónica D igital

En principio, las entradas presentan una tensión de conmutación por debajo de la 9.3. Puertas de transmisión
cual la entrada es entendida como 0 y por encima como 1. A veces, resulta útil disponer
de entradas con histéresis, que tengan dos tensiones de conmutación: cuando la entrada se Los transistores MOS pueden ser utilizados como conmutadores para «dejar pasar» o
encuentra a 0 y se aumenta paulatinamente su tensión, la salida conmuta al alcanzarse el «impedir el paso» de una tensión. La existencia o no de canal entre fuente y drenaje
valor Vb; pero, en cambio, cuando la entrada se encuentra a 1 y se disminuye determina que la resistencia de paso sea reducida (inferior a 100 Ω) o muy alta (superior a
los 10 MΩ). Esta actuación del transistor MOS como «transistor de paso» o conmutador
gradualmente su tensión, la salida conmuta para un valor Va distinto, siendo Va < Vb (en
añade a la diversidad de puertas inversoras una nueva puerta no inversora: la puerta de
la serie HCMOS, alimentada a 5 V, las tensiones de conmutación suelen ser 2 y 3 V).
transmisión.
Vo Vo Histéresis
V V Un transistor NMOS actúa en la forma siguiente, siendo VTO la tensión umbral:
CC CC
Vi Vo Vc = " 0 "

Vc Vc = " 1 "

Vi Vi - para VC = 0 < VTO el transistor se encuentra en corte, presenta una resistencia de

paso superior a 10 MΩ y no comunica a la salida la tensión de su entrada
V V V
C a b - cuando VC = 1 >> VTO el transistor conduce, su resistencia es inferior a 100 Ω y
tensión de conmutación 2 tensiones de conmutación transmite hacia la salida la tensión presente en su entrada (los transistores MOS son
simétricos, de modo que cada uno de sus terminales extremos actuará como fuente o
Este tipo de entradas con histéresis recibe el nombre de entradas Schmitt; su como drenaje, según convenga al sentido de las intensidades):
comportamiento asimétrico respecto a las variaciones de la tensión de entrada sirve para
evitar los rebotes que se producen cuando dicha variación es lenta y la tensión de entrada + si Vi = 0 = 0 V, la tensión en la salida será también nula, Vo = 0 V
permanece un cierto tiempo en el entorno de la tensión de conmutación. + si Vi = 1 = VCC, la tensión en la salida será Vo = VCC - VTO, pues se requiere
una tensión VTO entre fuente y puerta para permitir la formación del canal (en
La figura siguiente representa el circuito correspondiente a un inversor con entrada
Schmitt; los transistores «horizontales», conectados a la tensión de salida, introducen una este caso, la fuente corresponde al terminal de salida Vo).
realimentación que da lugar a la histéresis: con salida 1 los dos NMOS inferiores forman Es decir, al transmitir un 1 la puerta de transmisión produce un desplazamiento de
un divisor de tensión cuyo efecto es desplazar hacia arriba la tensión de conmutación, tensión igual a su tensión umbral (para Vi = VC = 5 V y VTO = 1,5 V, la tensión
mientras que para salida 0 el divisor de tensión de los dos PMOS superiores desplaza transmitida por la puerta será sólo de unos 3,5 voltios).
hacia abajo la otra tensión de conmutación.
Vcc
De esta forma, un transistor NMOS corresponde a un circuito abierto cuando su
terminal de control se encuentra a 0 y, en cambio, a 1 permite el paso a su través del valor
booleano presente a su entrada; si el valor a transmitir es 1 se produce un desplazamiento
en tensión (∆V ∼ -VTO).
Este desplazamiento (del valor booleano 1 al atravesar un transistor NMOS) se ve
aumentado por un efecto de segundo orden (denominado efecto substrato); de forma que
Vin Vout la tensión de salida Vo (1) < VCC - VTO no es suficiente para asegurar la situación de
consumo nulo en las puertas booleanas siguientes.
Vcc
V' < V(1) - VTO
V(1)

en el inversor
V(1) conducen, a la vez, los dos transistores
9. Diversidad de configuraciones CMOS 195 196 Electrónica D igital

Es posible evitar esta disminución de la tensión del 1 booleano, construyendo las Un multiplexor de 2 entradas es directamente ampliable conectando módulos iguales
puertas de transmisión con dos transistores complementarios en paralelo; ésto obliga, en cascada (para n líneas serán necesarios n-1 módulos conectados en cascada):
además, a añadir un inversor entre la tensión de puerta del transistor NMOS y la puerta
del PMOS (ya que el transistor PMOS conduce con VE = 0). l0
Vcc l1

l2
l3
Vi Vo Vi Vo
Y
l4

E E l5

• para VE = 0 ambos transistores se encuentran en corte y la puerta de transmisión no

conduce; l6
• cuando VE = VCC (en el terminal de puerta del transistor PMOS habrá 0 V) los dos l7
transistores conducen, transmitiendo a la salida el valor de tensión presente en su entrada,
sin producir ningún desplazamiento de nivel: el transistor NMOS conduce siempre que Vo a b c
< VCC - VTO y el transistor PMOS lo hace siempre que Vo > VTO, de forma que entre los
dos cubren el intervalo [0 - VCC]. El esquema anterior contiene 14 puertas de transmisión; conformadas por 2
transistores cada una, y 3 inversores para las 3 entradas (el inversor de cada columna de
Para representar las puertas de transmisión puede utilizarse el siguiente símbolo: multiplexores es común a todos ellos); en total 34 transistores, mientras que un
multiplexor análogo realizado con puertas "y-negada" (Nand) necesita 8 puertas de
VC = 0
4 entradas, una de 8 y 3 inversores, es decir, 86 transistores.
VC = 1 De esta forma, la conexión en cascada de puertas de transmisión proporciona una
VC configuración muy simple y modular para los multiplexores y el número de transistores
necesarios es claramente inferior a los que se requieren con puertas inversoras; por la
La puerta de transmisión tiene el inconveniente de que la variable de control ha de misma razón el tiempo de propagación es también inferior.
actuar a través de sus dos transistores en forma invertida (con un inversor intermedio), de
manera que a los dos transistores que configuran la puerta han de agregarse otros dos Habida cuenta de que las puertas de transmisión son simétricas, un multiplexor
transistores para el correspondiente inversor. construido con ellos también lo es y puede ser utilizado como demultiplexor; en tal caso
se presenta el problema de que las líneas de salida no seleccionadas quedan en alta
Pero este inconveniente no es tal en aquellas estructuras que siempre utilizan las impedancia (no en salida 0, como correspondería a un demultiplexor digital), lo cual
entradas en forma afirmada y negada (y, por tanto, requieren ya de por sí el invertir la puede solventarse añadiendo resistencias que referencien a 0 V dichas líneas.
señal de control), como, por ejemplo, los multiplexores:
Incluso, en muchas ocasiones, es útil el estado de alta impedancia de las salidas del
demultiplexor pues permite conservar sobre cada línea el último de los valores
lín ea 0 transmitidos a la misma (para lo cual será necesario que exista una capacidad adecuada
conectada en cada línea de salida).
y

l ínea 1

A Multiplexor
A de 2 líneas.
9. Diversidad de configuraciones CMOS 197 198 Electrónica D igital

Las puertas de transmisión son, también, buenos interruptores analógicos (analog Tales puertas se denominan seudoNMOS, pues su configuración es análoga a la de
switches) que controlan el paso de señales en el intervalo [0,VCC] establecido por las las puertas propias de las tecnologías NMOS (solo que, en ese caso, el transistor que hace
tensiones de control (de puerta) de sus transistores; caso de que la señal de control utilice de resistencia de polarización es de tipo NMOS con un canal implantado –NMOS de
como niveles -V1 y +V2, la puerta de transmisión admitirá señales analógicas entre tales empobrecimiento–):
valores [-V1,+V2]. Vcc

De esta forma, las puertas de transmisión sirven para muestrear señales analógicas y
para realizar su multiplexado o demultiplexado:
- un multiplexor construido con puertas de transmisión puede transmitir cualquier
tensión dentro de los límites fijados por sus tensiones de control [-V1,+V2]:
constituye un multiplexor analógico que permite seleccionar por su número una de
entre n tensiones (por ejemplo, para medir diversas tensiones con un mismo
conversor analógico-digital);
- el mismo multiplexor, utilizado en sentido inverso (una entrada, n salidas) es un Las puertas "o-negada" (Nor) seudoNMOS presentan dos ventajas que las hacen
demultiplexor analógico, cuyas líneas de salida adoptan el estado de alta impedancia muy apropiadas para estructuras matriciales y programables:
cuando no son seleccionadas y pueden conservar, sobre capacidades, el último valor - permiten un alto número de entradas, pues los correspondientes transistores se
de tensión transmitido a cada línea (puede servir, por ejemplo, para comunicar varias conectarán en paralelo;
referencias de tensión).
- presentan un solo plano activo de forma que, en cuanto a dispositivos programables
Asimismo (como se verá en los capítulos 11 y 13), las puertas de transmisión solamente será necesario programar sobre el plano NMOS y tal programación
resultan útiles para la construcción de biestables. consistirá en «desconectar» transistores que se encuentran en paralelo.
Por contra, estas puertas tienen el inconveniente de que su consumo estático no es nulo.
El transistor PMOS actúa como resistencia de polarización y conduce siempre;
9.4. Realización CMO S de las estructuras matriciales cuando la salida es 0, también conduce el plano NMOS, originando un consumo estático
Las puertas CMOS complementarias son inversoras de forma que no pueden a través de la malla de salida. Este consumo puede reducirse conectando la entrada del
construirse directamente las puertas "y" y las puertas "o" propias de las Matrices que transistor PMOS a un terminal de habilitación, que permita limitar la actividad de estas
conforman las configuraciones reticulares; ello no supone ningún inconveniente por puertas al intervalo de tiempo en que interese su actuación, manteniéndolas inactivas y
cuanto que toda suma de productos puede ser sustituida por puertas "y-negada": con consumo nulo en el resto:
∑p = Nand ( Nands ). - para E = 1 el transistor PMOS no conducirá y la puerta estará deshabilitada
Ahora bien, a la hora de construir funciones booleanas de muchas entradas resulta - para E = 0 la puerta se encontrará en normal funcionamiento como puerta Nor.
que las puertas CMOS necesarias para ello presentarán (en uno de sus dos planos P o N) Es fácil construir puertas "y" y puertas "o" a partir de las puertas "o-negada":
un alto número de transistores MOS en serie; cuando conducen, dichos transistores suman
sus resistencias de paso y la resistencia de salida resultante será relativamente alta,
a +b=a +b=a ∆ b; a.b = a.b = a + b = a ∆ b
empeorándose mucho las características de intensidad de salida disponible, velocidad de
trabajo e inmunidad frente al «ruido» de la puerta lógica.
equivale a
Precisamente las estructuras matriciales son útiles cuando se trata de configurar
funciones de un alto número de entradas; en ellas se presentará este problema propio de
las puertas de muchas entradas.
equivale a
La conexión en serie de un número alto de transistores MOS se evita utilizando
puertas "o-negada" (Nor), cuyo plano N presenta todos sus transistores NMOS en La figura de la página siguiente representa un decodificador de 4 variables con
paralelo, y reduciendo el plano P de las mismas a un solo transistor PMOS como puertas "o-negada" seudoNMOS; obsérvese en ella que (a fin de configurar la operación
resistencia de polarización (con su entrada conectada directamente a 0 V). "y") las puertas Nor están conectadas a las variables negadas cuando su valor en el vector
de entrada es 1 y a las variables afirmadas cuando es 0.
9. Diversidad de configuraciones CMOS 199 200 Electrónica D igital
Vcc
Un segundo ejemplo: la configuración de un multiplexor de 4 líneas de entrada será
0000 semejante a la del correspondiente decodificador, añadiendo una entrada a cada una de las
Vcc puertas y recogiendo las salidas de ellas sobre una puerta Nor con una inversión posterior.
línea 0
0001
Vcc

línea 1 y
0010
Vcc
línea 2
0011
Vcc línea 3

0100
Vcc

B A
0101
B A
Vcc

Vcc
Vcc
0110
Vcc
y
0111
Vcc

línea 0
1000
Vcc

1001

Vcc
línea 1
1010

Vcc

1011

Vcc
línea 2
1100

Vcc

1101
Vcc línea 3

1110
B A A
Vcc B

1111
Multiplexor de 4 líneas de entrada (2 variables de control)
Conviene insistir en que, por razones obvias de facilidad de realización y de
comprensión de los dibujos, las figuras se refieren a bloques con un reducido número de
variables y, sin embargo, estas estructuras son realmente interesantes y útiles cuando se
D D C C B B A A
trata de un amplio número de entradas.
9. Diversidad de configuraciones CMOS 201 202 Electrónica D igital

El conjunto Matriz Y - Matriz O propio de las estructuras ROM, PLA y PAL puede Vcc Vcc Vcc Vcc

ser sustituido por dos matrices Nor, la primera de ellas con una inversión previa de sus
entradas y la segunda con una inversión posterior de sus salidas:
Vcc

Vcc

equivale a
Vcc

Vcc

En Sa Vcc

tra Plano Nor Plano Nor li

das das
Vcc

Téngase en cuenta que no es preciso añadir los inversores de las entradas puesto que Vcc
éstas ya disponen de ellos en la retícula de conexiones de la Matriz Y: bastará tomar las
variables adecuadamente negadas (cuando su valor en el vector de entrada sea 1) o
afirmadas (cuando sea 0).

La figura de la página siguiente representa un sencillo codificador que realiza el

cambio de código binario a código Gray para números de 3 dígitos, conforme a la
c b a
siguiente tabla de conversión: C C B B A A

C B A c b a
Codificador binario → Gray para números de 3 dígitos, en configuración ROM
0 0 0 0 0 0
0 0 1 0 0 1
0 1 0 0 1 1
Tanto las estructuras matriciales como las puertas seudoNMOS (Nor con un solo
0 1 1 0 1 0 transistor PMOS) solamente tienen sentido para muchas entradas. En esa perspectiva, la
1 0 0 1 1 0 siguiente página presenta dos ejemplos de bloques de 9 entradas en configuración PLA:
1 0 1 1 1 1
- Un codificador de prioridad de 9 líneas, cuya salida es el número binario que
1 1 0 1 0 1
corresponde a la línea activa de mayor número.
1 1 1 1 0 0
En esta figura pueden apreciarse las dos matrices que forman la configuración ROM: - Un conversor de código de barra de 10 niveles a código BCD, cuyos vectores de
la Matriz Y de entradas (matriz completa que construye todos los términos mínimos) y la entrada corresponden a los 10 niveles, de 0 a 9 (000000000, 000000001,
Matriz O de salidas (matriz funcional que coincide con la tabla de las funciones). 000000011, 000000111, 000001111, 000011111, 000111111, 001111111,
Obsérvese que las puertas Nor de la Matriz Y se encuentran dibujadas en horizontal (en 011111111 y 111111111) y su salida es el número BCD correspondiente al mismo
cuanto a sus transistores NMOS) mientras que las puertas Nor de la Matriz O están nivel (0000, 0001, 0010, 0011, 0100, 0101, 0110, 0111, 1000 y 1001).
dibujadas en vertical.
9. Diversidad de configuraciones CMOS 203 204 Electrónica D igital

Vcc 9.5. Dispositivos programables

La forma de construir circuitos integrados programables consiste en insertar un
transistor en cada uno de los nudos de la retícula de aquella matriz (o matrices, en el caso
PLA) que deba ser programable y añadir a cada uno de estos transistores un dispositivo o
componente que permita eliminar su presencia.
La configuración seudoNMOS hace que solamente sea necesario programar el plano
N, pues el plano P es fijo, constituido por un transistor PMOS único que actúa como
resistencia de polarización: para las entradas booleanas se utilizan solamente transistores
de tipo NMOS, todos ellos en paralelo (puerta Nor) y su programación consiste en
eliminar (desconectar) los correspondientes transistores.
Vcc

i h g f e d c b a D C B A
Ciertamente, en el caso de puertas CMOS con los dos planos complementarios, la
Codificador de prioridad de 9 líneas, en configuración PLA programación de ambos planos sería sumamente compleja, pues en uno de ellos los
transistores se encontrarían en serie y su programación consistiría en «puentearlos» (lo
cual es mucho más difícil que desconectarlos).

Vcc

Fusibles
Un fusible en serie con cada transistor NMOS (en la matriz programable) permite
«desconectar» dicho transistor.
Los fusibles se configuran mediante un estrechamiento en un conductor de un
material apropiado, de forma que pueda «fundirse» por efecto térmico mediante el paso de
una intensidad relativamente elevada; para ello se utilizan aleaciones de platino-silicio,
titanio-tungsteno o níquel-cromo (nicrom, que es quizás la aleación más utilizada por ser
la menos costosa).
Los fusibles se programan mediante «fusión térmica» utilizando pulsos de intensidad
relativamente alta, con fuerte pendiente dI/dt para generar tensiones puntuales apreciables
(por efecto inductivo); de esta forma el efecto en potencia V.I de los pulsos de intensidad
es considerable. Se emplean tensiones típicas de 10,5 V, aplicadas en pulsos repetitivos de
anchura entre 10 y 50 µs, dando lugar a intensidades de 0,1 - 0,5 A con tiempos de subida
del orden de 100 ns.
i h g f e d c b a D C B A Los fusibles se utilizan principalmente en tecnologías bipolares, en dispositivos
matriciales (PAL, PLA, PROM) de alta velocidad.
Conversor de código de barra a código BCD, en configuración PLA
9. Diversidad de configuraciones CMOS 205 206 Electrónica D igital

Transistores MOS de doble puerta El «borrado» se efectúa mediante la exposición a luz ultravioleta; ésta proporciona a
los electrones atrapados en la puerta aislada energía suficiente para volver al substrato; se
Los transistores de doble puerta son de tipo NMOS, con una puerta interior flotante, utilizan lámparas de luz ultravioleta de longitudes de onda del orden de 2.537 Å durante
aislada eléctricamente y una segunda puerta, por encima de la anterior, que actúa como unos 15 ó 20 minutos.
entrada. La puerta interior es capaz de almacenar carga eléctrica y mantenerla
indefinidamente; si la carga de dicha puerta es negativa (electrones), aumenta la tensión Este tipo de transistores es designado con las siglas EPROM (erasable programable
umbral del transistor hasta llegar a situarse por encima de la tensión de alimentación: la ROM: ROM programable y borrable) debido a que su primera utilización fue en los
tensión umbral VTO pasa del intervalo 1–2 V a ser superior a 8 V, por lo que el transistor bloques de tipo ROM programables; quizás una denominación más adecuada sería la de
nunca llega a conducir. UVMOS (transistores MOS borrables por luz ultravioleta).
fuente puerta drenaje
EEPROM: borrado por tensión eléctrica
óxido de silicio La reducción del espesor del óxido de silicio que separa la puerta interior del
puerta substrato junto con un pequeño solapamiento de las dos puertas con el drenaje ha
puerta aislada permitido hacer reversible el proceso de almacenamiento de carga: la puerta aislada se
difusión carga y se descarga desde el drenaje por atracción (tensión de puerta positiva) o repulsión
Transistor NMOS de electrones (tensión negativa).
de doble puerta sustrato P solapamiento
puerta aislada puertas - drenaje
La programación se produce por inyección de carga sobre la puerta aislada: puerta puerta
- la puerta interior queda cargada negativamente y se opone al efecto que la tensión de fuente drenaje fuente drenaje
entrada en la otra puerta tiene para la creación del canal, lo cual se traduce en una
2
fuerte elevación de la tensión umbral EPROM E PROM
- el transistor en esta situación no conduce nunca ya que su tensión umbral ha pasado a Un pulso de tensión positiva (relativamente alta) entre la puerta exterior y el drenaje
ser superior a la tensión de alimentación y por tanto al valor de tensión que recibe en produce almacenamiento de carga (atrae electrones del drenaje a la puerta aislada) y un
su entrada exterior para el valor booleano 1 pulso análogo pero negativo elimina la carga almacenada (repele los electrones y los
- el resultado práctico es la «desconexión» efectiva del transistor devuelve al drenaje).
- el buen aislamiento que realiza el óxido de silicio permite mantener durante centenares Este segundo tipo de transistores MOS de doble puerta da lugar a dispositivos
de años la carga electrostática de la puerta interior. programables y «borrables» eléctricamente; en ambos casos, el tiempo necesario es del
Ahora bien, existen métodos para eliminar la carga almacenada en la puerta aislada orden de varios milisegundos y se requieren adecuadas tensiones positiva y negativa,
y, de ese modo, «borrar» la programación, es decir, volver a «conectar» el transistor. Por generalmente ±12 V.
eso, los transistores MOS de doble puerta son reprogramables: su programación puede ser El borrado es individual (se efectúa sobre un solo transistor), pero presenta un
anulada (borrada) y, luego, pueden volverse a programar. problema de «sobreborrado»: cuando la tensión de la puerta exterior es negativa, además
de eliminar los electrones de la puerta aislada, dicha puerta suele cargarse positivamente y
EPROM: borrado por luz ultravioleta dicha carga genera un canal permanente que pone en conducción al transistor. Por ello, es
Este primer tipo de transistores MOS de doble puerta se programa a partir de una necesario utilizar dos transistores en serie: el de doble puerta que sirve para conectar y
fuerte corriente de canal y de una tensión relativamente alta en la puerta externa; algunos desconectar al segundo que es un transistor NMOS normal.
de los electrones que circulan por el canal, acelerados, son capaces de «saltar» a la puerta Celda E2 PROM
aislada, a través de la fina capa de óxido que la separa. programación

La programación (la acumulación de carga en la puerta aislada) requiere tensiones

relativamente altas (~12 V) en drenaje (para provocar una corriente alta a través del canal)
transistor
y en puerta (para atraer a los electrones).
operativo
9. Diversidad de configuraciones CMOS 207 208 Electrónica D igital

Este tipo de celda con dos transistores es nombrado con las siglas EEPROM o Una puerta "o-negada" (Nor) seudoNMOS con transistores de doble puerta presenta
E2PROM (electrical erasable programmable ROM: ROM programable y borrable la siguiente configuración:
eléctricamente) y su programación (en ambos sentidos: desconexión o conexión del Vcc

transistor) puede realizarse en el propio sistema digital.

FLASH: borrado global

Un tercer tipo de transistores MOS de doble puerta proviene de agrupar los dos
transistores de la celda E2PROM en uno solo: las dos puertas se solapan con la fuente y Al programar uno de dichos transistores, por acumulación de carga negativa en su
la puerta aislada sólo ocupa la mitad de la longitud del canal. De esta forma es como si puerta interior, dicho transistor pasa a tener una tensión umbral muy alta que equivale a
hubiera dos semitransistores unidos: un transistor de doble puerta, que puede cargarse y eliminarlo (desconectarlo) de la puerta.
descargarse desde la fuente, seguido de un transistor normal de puerta única (conectada
con la puerta exterior del anterior). La figura siguiente representa un módulo PAL de 6 entradas y 8 términos producto:
Vc c

Vcc
solapamiento Y

puertas - fuente Vcc

puerta
Vcc

fuente drenaje
Vcc

FLASH circuito equivalente

Vcc

El proceso de carga de la puerta aislada es del tipo 1 EPROM, con una intensidad Vcc
alta de canal que deriva electrones hacia dicha puerta (tensiones de puerta exterior y de
drenaje relativamente altas, ~12 V). La descarga (el borrado) se produce según el tipo 2 Vcc

EEPROM, por pulsos de tensión positiva sobre la fuente, la cual atrae a los electrones de
la puerta aislada. En este caso no hay riesgo de «sobreborrado»; aunque la puerta aislada Vcc

se cargue positivamente, no puede poner en conducción al transistor, ya que sólo afecta a

la mitad del mismo (queda en todo caso otra mitad de transistor, cuyo canal solamente
puede ser creado por la tensión sobre la puerta exterior).
F E D C B A

Habida cuenta de que la fuente es un nudo común a todos los transistores NMOS
(terminal de tierra de las puertas Nor), el borrado no puede realizarse individualmente En esta figura, las puertas Nor de los 8 términos producto están representadas en
(como en el caso EEPROM) sino que afecta a todos los transistores del bloque. Este tipo «horizontal» y contienen 12 transistores EPROM (correspondientes a las 6 entradas y sus
de borrado global y relativamente rápido en comparación con el borrado por luz negadas), mientras que la puerta Nor de salida está representada en «vertical» con 8
ultravioleta ha motivado la utilización del calificativo FLASH para designar este tercer transistores NMOS (correspondientes a la suma de los 8 términos producto).
tipo de transistores MOS de doble puerta.
Un bloque PAL que contenga 10 de estos módulos de 6 entradas con 8 términos
En buena medida, la tecnología FLASH incorpora las ventajas de las dos anteriores: producto por módulo tendrá el siguiente número de transistores:
requiere un solo transistor (y no dos como la EEPROM) y el borrado es por tensión - cada módulo: 8 x 6 x 2 = 96 transistores EPROM + 8 NMOS + 9 PMOS
eléctrica. Además, por ser una tecnología muy reciente, sus transistores son de - los inversores de las entradas: 6 transistores NMOS + 6 PMOS
dimensiones muy reducidas (ésto permite una densidad de integración muy alta), sus
tiempos de programación son bajos (~10 µs) y el borrado es muy sencillo (un simple - los inversores de las salidas: 10 transistores NMOS + 10 PMOS
pulso positivo sobre el terminal de fuente, común a los transistores NMOS) y completo en total: 960 transistores programables + 96 NMOS + 106 PMOS.
(se borra todo el bloque a la vez); el tiempo necesario para el borrado es del orden de 1
segundo.