BENEMERITA UNIVERSIDAD AUTONOMA DE PUEBLA
Licenciatura en Ciencias de la Electrnica
Sistemas Digitales Combinacionales
Practica 6
Circuitos lgicos y aritmticos
Selene Edith Maya Rueda
Seccin: 001 Nombre de los integrantes del equipo: David Prez Romero Abel Yair Garca Rentera Luis Antonio Reyes Magallanes 201013196 201022194 201020299
Fecha de entrega: 31 de marzo de 2011
OBJETIVO DE LA PRCTICA
Objetivo:
Disear e implementar un circuito aritmtico (sumador/restador) y un circuito lgico (comparador) de dos nmeros binarios.
INTRODUCCION
En la prctica se realiz un circuito combinacional aritmtico y un comparador de magnitud, el proceso es muy similar al realizado en la practica 5. Tambin se muestran los pasos que se siguieron para encontrar la solucin en cada uno de los problemas, en el caso del problema numero 1 no se obtiene la tabla de verdad, se muestra el diagrama a bloques de ambos problemas los diagramas lgicos y los materiales que se utilizaron.
METODOLOGIA DEL DISEO
CONSIDERACIONES TEORICAS En esta prctica se utiliz el principio de las maquinas combinacionales que dice lo siguiente: Un circuito combinacional consta de variables de entrada, compuertas lgicas y variables de salida. Las compuertas lgicas aceptan las seales de las entradas y generan seales de salida. Este proceso transforma la informacin binaria de los datos dados de entrada a los datos requeridos de salida, la caracterstica principal en un sistema combinacional es que la salida del sistema debe ser estrictamente funcin de las entradas (no existe retroalimentacin da la salida a la entrada).
Tambin se siguieron las definiciones de los circuitos aritmticos tal es el caso del semisumador
A B 0 0 1 1 0 1 0 1
S 0 1 1 0
C 0 0 0 1
En la imagen se muestra la tabla de verdad del circuito semi-sumador.
Como se puede notar, la salido S es el resultado de una XOR entre A y B como entradas: por otro lado C es el resultado de una AND entre las mismas entradas. En la imagen se observa el diagrama lgico del semisumador. Tambin utilizamos el sumador completo y en la imagen de abajo se muestra el diagrama del sumador completo
El problema 2 era realizar un comparador de magnitud. Es un circuito combinacional que nos permite comparar la magnitud relativa de dos nmeros binarios. En la imagen de la derecha se muestra el diagrama lgico de un comparador de dos bits.
SIMULACIONES
En el primera paso realizamos la simulacin del restador/sumador ya alambrado en el protoboard, el primer intento el circuito no realizaba ninguna tarea por lo que decidimos verificar todos los pasos seguidos antes de montarlo, pero todo estaba bien, el nico error fue que una compuerta fallaba, pero este solo fue el nico inconveniente que se tuvo en esta primera parte. Al simular el comparador no se realiz bien la conexin de algunas compuertas, entonces sucedi lo que con el restador/sumador no serbia el circuito, pero no era un problema grave as que lo reparamos, y el comparador estaba funcionando. DESARROLLO
El problema 1 era el siguiente: Disear, simular y armar un circuito lgico combinacional que realice la adicin y sustraccin de dos nmeros binarios A y B de TRES bits cada uno (A=A2A1A0 y B=B2B1B0), considerando el bit ms significativo como bit de signo (con notacin de complemento a 2). La operacin de suma o resta se debe elegir mediante una entrada de seleccin activa alta (OP.H). Tanto A como B son activas altas. Se comenz por el entendimiento del problema y se realizando su diagrama a bloques y quedo como se muestra la imagen.
Pero como el problema dice que quiere la notacin del complemento a 2 existe otro diagrama a bloques que queda de la manera siguiente
Como se haba dicho anteriormente en este problema no se utiliz la tabla de verdad ni hubo necesidad de simplificar la funcin con un mapa de karnouhg, as que se realiz el siguiente diagrama. En la imagen se muestra que tiene 3 compuertas XOR, esto se debe a que en el complemento 2 el nmero se tienen que invertir y sumarle 1, el 1 que se suma a este nmero binario es el que entra en Ci. As obtendremos el complemento a 2 en las salidas.
Como se haba puesto en la parte terica estos sumadores estn compuestos por una funcin, implementando la funcin en el diagrama anterior los sumadores completos nos queda de la siguiente manera. As es como se mont en el protoboard.
El problema 2 es el siguiente: Disear, simular y armar un circuito lgico combinacional para comparar la magnitud de dos datos A y B (A=A2A1A0y B=B2B1B0) de 3 bits cada uno, que proporcione tres salidas activas altas: A>B, A=B, A<B, las cuales sern verdaderas cuando se cumpla la condicin indicada. Las entradas A y B son activas altas, as como las salidas. Se realiz el diagrama de bloques de dicho problema y quedo de la siguiente manera.
Despus se realiz el mismo procedimiento que en el problema anterior, tuvimos que acoplar el anterior diagrama de bloques con la funcin de un comparador que ya se haba dicho en la consideracin terica y queda de la siguiente manera. Como se observa as es como se mont en el protoboard.
MATERIAL UTILIZADO
Problema 1 3 compuertas XOR 3 compuertas NAND 3 leds Alambre Problema 2 4 compuertas AND 1 compuerta OR 1 compuerta NOR 3 leds Alambre
RESULTADOS
En los dos problemas se consider un resultado satisfactorio, pues se lleg a la conclusin de los problemas con gratos resultados.
CONCLUSIONES
En conclusinlos problemas fueron resueltos, con algunos detalles que logramos reparar, hubo una confusin pues no sabias donde ubicar un E (enable) en el circuito comparador de magnitud, este fue uno de los principales y ms grandes problemas que tuvimos durante todo la realizacin de la prctica.
BIBLIOGRAFIA
[Link] [Link]