Universidad Tecnológica Nacional AÑO 2023

Facultad Regional Tucumán

ARQUITECTURA DE COMPUTADORES 1K3 Trabajo Práctico Nº 6

1_A. Un semisumador es un circuito que tiene como entradas dos números de 1 bit (y i , x i) y
produce como salida la suma (s i) y el acarreo (c i).
B_

2_ A. Un sumador completo suma tres bits de entrada: A, B y el acarreo de la operación anterior (Cin).
Produce dos salidas: la suma (S) y el acarreo de salida (Cout). Se construye utilizando dos semisumadores y
una compuerta OR. Funciona de la siguiente manera:

B_

- El primer semisumador suma A y B, generando una suma parcial (SP) y un acarreo parcial (CP).

- Luego, el segundo semisumador suma SP y Cin, produciendo la suma final (S) y un acarreo final (Cout).

- Cout es la combinación de los acarreos parciales de los dos semisumadores.

3. A.

B. El sumador completo tiene como entradas tres números de 1 bit (yi ,x i , c i) y produce como
salida la suma (si) y el acarreo (c i+1 ) de estos números. El que figura en la imagen es uno realizado
mediante bloques semisumadores y una compuerta OR. El semisumador inferior recibe las entradas
xi e yi, llevando su suma a la compuerta OR y el acarreo al otro bloque semisumador, el cual lo suma
con el acarreo de entrada y entrega el resultado final si, dejando también su acarreo en la
compuerta OR, para elaborar el acarreo final.
Universidad Tecnológica Nacional AÑO 2023
Facultad Regional Tucumán
ARQUITECTURA DE COMPUTADORES 1K3 Trabajo Práctico Nº 6

4_A.

B. Esta cadena de sumadores completos fue elaborada con el simulador “Logisim”. Funciona
de la siguiente manera: los cuatro sumadores proveen en su xi los bits del primer número, y
en sus y i los bits del segundo. Así, los números se suman de la siguiente manera:

Se debe tener en cuenta que el primer sumador trae como acarreo el 0, debido a que no se
realizó ninguna suma antes de realizar la actual. Las salidas son 5, 4 bits para el número
resultante y un bit restante para el posible acarreo.
Universidad Tecnológica Nacional AÑO 2023
Facultad Regional Tucumán
ARQUITECTURA DE COMPUTADORES 1K3 Trabajo Práctico Nº 6

5_Un decodificador es un circuito lógico que tiene n entradas y 2n salidas. normalmente

cuentan con una entrada adicional denominada habilitadora. Cuando la entrada vale 0, todas las
salidas del decodificador son 0. Cuando la entrada habilitadora vale 1, la salida
correspondiente al minitérmino formado por la combinación presente en las n entradas tomará el
valor de 1 y las demás tomarán el valor de 0.
La principal utilización de este dispositivo es cuando se tienen N alternativas que se pueden
seleccionar, pero se desea seleccionar solamente una de ellas. Se usarán para desarrollar
memorias, ya que ante una señal de entrada, sólo una de sus salidas se activa.
6_ Decodificador octal:

C0 C1 C2 S0 S1 S2 S3 S4 S5 S6 S7

0 0 0 1 0 0 0 0 0 0 0

0 0 1 0 1 0 0 0 0 0 0

0 1 0 0 0 1 0 0 0 0 0

0 1 1 0 0 0 1 0 0 0 0

1 0 0 0 0 0 0 1 0 0 0

1 0 1 0 0 0 0 0 1 0 0

1 1 0 0 0 0 0 0 0 1 0

1 1 1 0 0 0 0 0 0 0 1

Circuito:
Universidad Tecnológica Nacional AÑO 2023
Facultad Regional Tucumán
ARQUITECTURA DE COMPUTADORES 1K3 Trabajo Práctico Nº 6

Funciones:

S0 = H * C0 * C1 * C2 S1 = H

* C0 * C1 * C2
S2 = H * C0 * C1 * C2 S3 = H
* C0 * C1 * C2 S4 = H * C0 *
C1 * C2 S5 = H * C0 * C1 *
C2
S6 = H * C0 * C1 * C2
S7 = H * C0 * C1 * C2
Circuito:

B. El decodificador octal hecho con “Logisim” funciona de la siguiente manera: Una entrada
habilitadora permite que el circuito funcione, y luego están 3 entradas que proveen al final
las 8 salidas diferentes. Dependiendo de cuales y de qué forma se enciendan estas 3
entradas, obtendremos una salida diferente
Universidad Tecnológica Nacional AÑO 2023
Facultad Regional Tucumán
ARQUITECTURA DE COMPUTADORES 1K3 Trabajo Práctico Nº 6

7_ Multiplexor 8x1
Tabla de Verdad

A B C D8 D7 D6 D5 D4 D3 D2 D1 Z

0 0 0 X X X X X X X 0 0=D1

0 0 0 X X X X X X X 1 1=D1

0 0 1 X X X X X X 0 X 0=D2

0 0 1 X X X X X X 1 X 1=D2

0 1 0 X X X X X 0 X X 0=D3

0 1 0 X X X X X 1 X X 1=D3

0 1 1 X X X X 0 X X X 0=D4

0 1 1 X X X X 1 X X X 1=D4

1 0 0 X X X 0 X X X X 0=D5

1 0 0 X X X 1 X X X X 1=D5

1 0 1 X X 0 X X X X X 0=D6

1 0 1 X X 1 X X X X X 1=D6

1 1 0 X 0 X X X X X X 0=D7

1 1 0 X 1 X X X X X X 1=D7

1 1 1 0 X X X X X X X 0=D8

1 1 1 1 X X X X X X X 1=D8

Función: Z =
Universidad Tecnológica Nacional AÑO 2023
Facultad Regional Tucumán
ARQUITECTURA DE COMPUTADORES 1K3 Trabajo Práctico Nº 6

Circuito:

B. El multiplexor 8x1 hecho con “Logisim” funciona de la siguiente manera: Se ingresan 2n entradas,
n selectores y obtenemos una salida. Esto lo hacemos a través de 8 compuertas AND y una
compuerta OR. La tabla de verdad adjuntada está resumida ya que al ser 11 entradas en total,
tenemos 211 = 2048 combinaciones posibles, y tal cosa sería muy difícil de insertar en un
documento diseñado para ser conciso y legible.

8_A. Demultiplexor 1x8:

Tabla de verdad:

A B C Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z7

0 0 0 D 0 0 0 0 0 0 0

0 0 1 0 D 0 0 0 0 0 0

0 1 0 0 0 D 0 0 0 0 0

0 1 1 0 0 0 D 0 0 0 0

1 0 0 0 0 0 0 D 0 0 0

1 0 1 0 0 0 0 0 D 0 0

1 1 0 0 0 0 0 0 0 D 0

1 1 1 0 0 0 0 0 0 0 D

Funciones:
Universidad Tecnológica Nacional AÑO 2023
Facultad Regional Tucumán
ARQUITECTURA DE COMPUTADORES 1K3 Trabajo Práctico Nº 6

Z0 = D A B C
Z1 = D A B C
Z2 = D A B C
Z3 = D A B C
Z4 = D A B C

Z5 = D A B C
Z6 = D A B C
Z7 = D A B C
Circuito:

B. El demultiplexor 1x8 hecho con “Logisim” funciona de la siguiente manera. Ingresamos

una entrada “D”, y, a partir de tres selectores, definimos cuál de las 8 salidas disponibles se
muestra. Esto lo hacemos a través de 8 compuertas AND.
Universidad Tecnológica Nacional AÑO 2023
Facultad Regional Tucumán
ARQUITECTURA DE COMPUTADORES 1K3 Trabajo Práctico Nº 6

9_Una celda biestable es un dispositivo en dos estados. En ausencia de entrada recuerda el

último estado. Es capaz de almacenar un bit, y puede funcionar como una memoria de 1 bit.
Utilizando realimentación entre puertas se puede almacenar un valor estable hasta que cambien
las condiciones de entrada.

10_La señal de reloj generalmente es una forma de onda que altera su valor entre los niveles de

voltaje correspondiente al 0 y al 1 lógico.

11_Flip Flop RS sincrónico: Circuito:

Bloque:

Tabla de verdad:
Universidad Tecnológica Nacional AÑO 2023
Facultad Regional Tucumán
ARQUITECTURA DE COMPUTADORES 1K3 Trabajo Práctico Nº 6

S R Q Q(t+1)

0 0 0 0

0 0 1 1

0 1 0 0

0 1 1 0

1 0 0 1

1 0 1 1

1 1 0 PROHIBIDO

1 1 1 PROHIBIDO

Funcionamiento: El Flip Flop RS sincrónico es capaz, mediante la entrada de un “Set”, un

“Reset” y una señal de reloj, almacenar un bit dependiendo de los valores del estado
anterior y las dos entradas principales ya mencionadas. Si la entrada es 0 0, se conserva el
estado anterior. Si el set es 1, se almacena un 1; si el reset es 1, se almacena un 0; y
finalmente, si se ingresa 1 1 nos encontramos con un estado “prohibido” ya que no podemos
predecir con exactitud qué pasará después con los valores en el circuito.

12_Flip Flop D sincrónico: Circuito:

Bloque:

Tabla de verdad:
Universidad Tecnológica Nacional AÑO 2023
Facultad Regional Tucumán
ARQUITECTURA DE COMPUTADORES 1K3 Trabajo Práctico Nº 6

D Q(t+1)

0 1

1 1

Funcionamiento: El Flip Flop D sincrónico es capaz, mediante la entrada de un “Set” y su

negación, almacenar un bit. Esto lo hace con el mismo mecanismo del Flip Flop SR
sincrónico, ya que contiene una señal de reloj y las mismas compuertas.

13_Flip Flop S-R Maestro- esclavo: tiene dos Flip Flop S-R. Euno se conoce como maestro y otro
como esclavo. Cuando la señal de reloj pasa de 0 a 1, se activa la operación del FF S-R Maestro
pero las salidas externas del FF no cambian. Al cambiar la señal de reloj de 1 a 0, inicia la
operación del FF S-R esclavo y el maestro ya no cambia, produciendo las salidas externas del
FF.

Registro de desplazamiento de 1 byte (8 bits):

Funcionamiento: Los datos se introducen únicamente a través del biestable que está más a
la izquierda. Con cada pulso de reloj, los datos se desplazan a la derecha una posición hasta
llegar a la octava, y el bit más a la derecha se transfiere afuera.

14_Registro paralelo de 1 byte (8 bits) :

Funcionamiento: Debemos aclarar que si todos los bits del registro se cargan
simultáneamente con un pulso de reloj común, se dice que la carga se efectúa en
Universidad Tecnológica Nacional AÑO 2023
Facultad Regional Tucumán
ARQUITECTURA DE COMPUTADORES 1K3 Trabajo Práctico Nº 6

paralelo. Los flip flop que lo componen son tipo D y son Maestro. Esclavo.

La principal diferencia entre ambos tipos de circuitos, es que un circuito secuencial puede
entenderse simplemente como un circuito combinacional en el cual las salidas dependen tanto de
las entradas como de las salidas en instantes anteriores, lo que implica una retroalimentación de la
salida
Universidad Tecnológica Nacional AÑO
2023
Facultad Regional Tucumán
ARQUITECTURA DE COMPUTADORES 1K3 Trabajo
Práctico Nº 6