Informe Detallado de Diseño: Sumador-Restador Binario
de 8 Bits con Entradas Binarias y Salidas en Display de 7
Segmentos
Román Garizado , Carlos Simanca , Gabriela Russo
Resumen - circuito, se procede a sustituir cada compuerta
lógica por su equivalente utilizando compuertas
1. OBJETIVO AND.
El objetivo de este laboratorio es construir un
En el siguiente paso se debe implementar un
sumador/restador de 8 bits, capaz de realizar
circuito complementador utilizando compuertas
operaciones de suma y resta con numero binario
NOR para crear comparadores de 4 y 8 bits.
sin restricciones en cuanto al tamaño relativo del
También es necesario diseñar un circuito de
minuendo y el sustraendo.
habilitación (Enable) que permita controlar el
estado de 3 salidas.
2. INTRODUCCIÓN
Se crea el comparador de 4 bits con los anteriores
subcircuitos para hacir
3. MATERIALES – MÉTODOS
4. PROCEDIMIENTO
5. RESULTADOS
El circuito se diseñó utilizando Logisim, un
software que proporciona todos los recursos
necesarios para crear los componentes descritos
en la sección de materiales.
Para este laboratorio, adoptamos un enfoque
modular, desglosando el circuito completo en
varios subcircuitos. El primer paso fue construir
un medio sumador usando compuertas AND y
OR. Luego, diseñamos un sumador completo de 1
bit, utilizando el medio sumador como base. El Figura 1: Semisuma con compuerta AND y OR
objetivo final era construir un sumador de 8 bits
combinando múltiples sumadores de 1 bit.
Una vez completados los pasos anteriores, el
siguiente paso es construir un comparador de 2
bits. Para hacerlo, es necesario crear una tabla de
verdad que represente todas las combinaciones
posibles de entrada y sus resultados. Esta tabla se
puede introducir en el simulador para obtener Figura 2: Sumador Completo (1 Bits)
automáticamente el diseño del circuito
correspondiente. Una vez que se haya generado el
Tabla 1 : Tabla de Verdad del comparador de 8
Bits
Figura 3 : Sumador de 8 Bits
A1 A0 B1 B0 A>B A=B A<B
0 0 0 0 0 1 0
0 0 0 1 0 0 1
0 0 1 0 0 0 1
0 0 1 1 0 0 1
0 1 0 0 1 0 0
0 1 0 1 0 1 0
0 1 1 0 0 0 1
Figura 4 : Comparador de 2 bit con compuerta
0 1 1 1 0 0 1
NAND
1 0 0 0 1 0 0
1 0 0 1 1 0 0
1 0 1 0 0 1 0
1 0 1 1 0 0 1
1 1 0 0 1 0 0
1 1 0 1 1 0 0
1 1 1 0 1 0 0
1 1 1 2 0 1 0
Figura 5 : complementador con compuertas
NOR
Figura
6:
Enable con compuertas NOR
6. DISCUSIONES
7. CONCLUSIÓN
8. BIBLIOGRAFÍA